|
隨著CMOS(互補金屬氧化物半導體)技術的發展及市場需求的增加，CMOS圖像傳感器得以迅速發展。由于采用了CMOS技術，可以將像素陣列與外圍支持電路(如圖像傳感器核心、單一時鐘、所有的時序邏輯、可編程功能和A／D轉換器)集成在同一塊芯片上。與CCD(電容耦合器件)圖像傳感器相比，CMOS圖像傳感器將整個圖像系統集成在一塊芯片上，具有體積小、重量輕、功耗低、編程方便、易于控制等優點，因此，CMOS圖像傳感器的應用已經變得越來越廣泛。 但是，目前市場上的大部分基于CMOS圖像傳感器的圖像采集系統都是采用DSP與圖像傳感器相連，由DSP來控制圖像傳感器，然后由DSP采集到圖像后再通過USB接口將圖像數據傳輸到PC機進行后續的處理。這樣的圖像采集系統成本較高，功耗大，而且體積上也有一定的限制，并不適合一些簡單的應用。 本文設計了一種基于S3C2410的CMOS圖像傳感器數據采集系統。該系統成本更為低廉、結構更為簡單、設計更為新穎。 1 CMOS圖像傳感器結構性能及工作原理 該系統選用OmniVision公司的OV7141黑白CMOS數字圖像傳感器。OV7620是一款單片VGA模式黑白數字像機芯片，具有640×480=307 200像素，最高可以30幀／s的速度輸出數字圖像數據。具有高靈敏度、寬動態范圍、抗開花、零光暈等特點，所有的圖像特性參數如曝光量、增益、白平衡、幀頻、輸出圖像數據格式、圖像時序信號極性、窗口大小及位置等，都可以通過SCCB接口進行設置，并可立刻生效。 OV7141的主要特性參數如下：圖像尺寸為3.6 mm×2.7 mm；像素尺寸為5.6μm×5.6μm；像素數為640×480像素(VGA)，320×240像素(QVGA)；信噪比＞46 dB；最小照度為3.0 V／(Lux·s)；暗電流為30 mV／s；動態范圍為62 dB；電源為DC 3.3 V和DC 2.5V；功耗為40 mW(工作)，30μA(休眠)。 CMOS鏡像陣列的設計主要建立在逐行傳送的掃描場讀出系統和帶同步像素讀出電路的電子快門之上。而電子曝光控制算法(或系統規則)則建立在整個圖(物)像亮度基礎之上。在景像(或布景)正常時，一般曝光都比較理想。但在景像光線不適當時，則應通過AEC(自動曝光控制)白／黑比調節來使其滿足應用要求。圖像采集窗口可以任意設定，數據輸出方式可以選擇逐行工作模式或隔行工作模式。OV7141內部嵌入了一個8位A／D轉換器，因而可以同步輸出8位的數字視頻流D[7…0]。在輸出數字視頻流的同時，還可提供像素同步時鐘PCLK，水平參考信號HREF以及幀同步信號VSYNC，以方便外部電路讀取圖像。像素數據輸出與PCLK、HREF、VSYNC的時序關系如圖1和圖2所示。 2 S3C2410簡介 Samsung公司推出的16／32位RISC處理器S3C2410，為手持設備和一般類型應用提供了低價格、低功耗、高性能小型微控制器的解決方案。為了降低整個系統的成本，S3C2410提供了以下豐富的內部設備：分開的指令Cache和數據Cache，內帶MMU、LCD控制器(支持STN&TFT)，支持NAND Flash系統引導，系統管理器(片選邏輯和SDRAM控制器)，3通道UART，4通道DMA(直接存儲器存取)，4通道PWM(脈寬調制)定時器，I／O端口，RTC，8通道10位A／D轉換器和觸摸屏接口，IIC-BUS接口，USB主機，USB設備，SD主卡和MMC卡接口，2通道的SPI以及內部PLL(鎖相環)時鐘倍頻器。 3 CMOS圖像傳感器與控制器接口電路設計 接口電路的設計主要應考慮CMOS圖像傳感器與控制器S3C2410的數據輸出電路接口、控制電路接口以及IIC總線接口。 3.1 數據接口模塊 由于CMOS圖像傳感器的每一個成像單元像DRAM內存的存儲單元一樣被單獨編址，且OV7141內部嵌入了一個8位A／D轉換器，因而可以同步輸出8位的數字視頻流D[7…0]。因此，與其數據線連接就和DRAM一樣，將數據線和S3C2410的數據總線直接連接即可。線路連接如圖3所示。 但CMOS圖像傳感器也有與內存不同的地方：內存在計算機系統中總是作為一個從設備來對待，只有控制器對其進行讀寫操作時它才打開數據總線，其他時刻為斷開狀態(高阻態)；而OV7141圖像傳感器一旦開始采集圖像數據，它根本不管系統中的主控制器是否對其進行讀寫操作，總是按照它自己的時序向其數據總線輸出數據，這樣就可能造成數據總線的沖突問題。為了避免這種總線沖突問題，需要在系統控制器的數據總線與OV7141圖像傳感器的數據總線之間接入一個具有三態功能的總線驅動器，該驅動器的使能端／OE由S3C2410的存儲器單元片選信號nGCS1來選通，這樣，控制器S3C2410對圖像傳感器的讀寫就如同讀寫內存一樣。 3.2 控制接口模塊 當CMOS圖像傳感器工作于逐行掃描方式時，在輸出一幀同步信號后將輸出一幀的數據，在每一行數據前也會輸出行同步信號，每一個像素有效信號觸發一個點的信號輸出，輸出有效窗口由HREF信號決定。由圖1、圖2可知，幀同步信號VSYNC標示一幀數據的開始。然后，在每一個PCLK信號的作用下，傳感器順序地從左到右依次輸出每一個像素數據。當輸出的像素數據為有效數據時，HREF為有效電平。當一幀的所有數據都輸出后，則又產生一個幀同步信號VSYNC，開始下一幀數據的傳輸。根據以上時序圖的特定，可以采用DMA的傳送方式來實現圖像傳感器到DRAM的數據傳輸。可以使用幀同步信號VSYNC來作為主控制器的一個中斷輸入信號，以初始化DMA控制器，用水平同步信號HREF作為一個外部中斷輸入信號，以統計每行數據的輸出，用輸出數據同步信號PCLK作為DMA傳送的請求信號(Request)，以請求傳輸一個像素的數據信息。連接電路如圖4所示。 3.3 IIC總線接口模塊 CMOS圖像傳感器目前普遍采用IIC總線功能集中的一個子集，因此該接口比一個完整的主IIC總線更簡單。硬件連接只需將OV7141的SIO_C、SIO_D分別與S3C2410的SCL、SDA相連皆可，見圖4。 IIC總線由雙向數據線SDA和時鐘線SCL組成，用戶使用集電極開路門以“線與”方式進行總線連接。IIC總線的通信協議見圖5，包括開始信號、結束信號、應答信號和數據有效等狀態。當SCL持續為高電平時，SDA由“1”跳變到“0”，表示開始信號；當SCL持續為高電平時，SDA由“0”跳變到“1”，表示結束信號；在數據傳輸過程中，SDA在時鐘高電平時有效，低電平時更換數據。開始和結束信號均由主IIC產生，通過SDA傳輸的數據以字節(8 bit)為單位，高位在前，低位在后，在每個字節后面由接收端發送一個低電平的應答信號。 其讀寫周期如下：當要進行IIC總線寫操作時，先發送所使用的CMOS傳感器特定ID寫地址，緊接著發送需要寫的寄存器的地址(sub_address)，再發送數據(data)；當進行IIC總線讀操作時，先發送所使用的CMOS傳感器特定ID寫地址，緊接著發送需要寫的寄存器的地址(sub_address)，再發送CMOS傳感器特定ID讀地址，最后接收數據(data)。對于不同的CMOS傳感器，它們的ID地址是不同的。OV7141為42H(寫)，43H(讀)。 4 CMOS圖像傳感器的軟件驅動設計 CMOS圖像傳感器需要控制器S3C2410的驅動才能正常工作，并輸出正確的圖像數據。為了實現CMOS傳感器和主存儲器(DRAM)之間的快速傳輸，可以采用DMA方式。DMA是一種快速傳送數據的機制，它不需要CPU的參與而實現高速外設和主存儲器之間自動成批交換數據的操作方式。由于處理端采用的是S3C2410，DMA、中斷以及IIC總線接口都已經集成在控制器內部，因此，整個軟件驅動只需要完成兩個功能模塊的設置：對主控制器S3C2410的設置；通過SCCB口對OV7141的設置。 4.1 對主控制器S3C2410的設置 a) 設置DMA的源地址為控制總線驅動器的那一個地址，每一次傳輸該地址值不變化； b) 設置DMA的目標地址為要保存圖像數據的內存區域的起始地址，每一次傳輸該值加1； c) 設置DMA的計數器為有效窗口的像素數的個數； d) 設置DMA中斷為軟件觸發，且設置PCLK、VSYNC、HREF為外部中斷觸發信號，以控制圖像數據的輸出。 4.2 通過SCCB接口對OV7141的設置 a) 讀OV7141的1C、1D寄存器，判斷芯片是否正常； b) 設置13寄存器為0x07，允許AGC，允許白平衡； c) 設置14寄存器為0x00，設置有效窗口為640×480像素(VGA)； d) 設置17、18、19、lA寄存器，設置HREF和VSYNC信號的起始與停止； e) 設置28寄存器為0x60，設置為黑白模式和逐行掃描模式。 5 實驗與討論 本系統中，圖像傳感器的時鐘由外接24 MHz的晶振供給，主控制器S3C2410工作頻率為200 MHz，CMOS圖像傳感器OV7141工作于逐行掃描方式，圖像采集窗口為640×480像素，數據保存在系統中一片SDRAM中。實驗表明，系統每秒能穩定采集到15幀圖像數據。若要提高圖像采集的速率，可以再加入一塊雙端口SDRAM作為數據輸出緩存，這樣速率有所提高，但雙端口SDRAM價格較貴，或者選用能工作于更高工作頻率的主控制器也能提高采集速率。 本設計是基于32位處理器的嵌入式圖像采集系統。設計中直接將主控制器S3C2410與圖像傳感器連接，再加上一些存儲芯片，構成一個簡單的圖像采集系統，因而與其他大多數基于PC機的圖像采集系統相比具有結構簡單、成本低、體積小、功耗低、通用性好等優點，特別適合一些對體積、成本、功耗有較高要求的應用，如目前市場上的指紋識別系統等。因此，該系統具有廣泛的應用價值和一定的研究意義。 |
