|
設(shè)計結(jié)束了專用電路板試驗臺測試結(jié)果表明功能完全正常設(shè)計小組的工作人員不約而同地長舒了一口氣每個人都認(rèn)為最艱苦的階段已經(jīng)過去了專用系統(tǒng)板的最終集成開始進行性能可靠的線性試驗臺電源很快將被高效的開關(guān)電源所取代試驗室基準(zhǔn)時鐘現(xiàn)已被低成本解決方案取而代之在最初的專用電路板測試結(jié)果顯示有望獲得極佳性能的同時無法預(yù)知的邏輯器件失效正在系統(tǒng)中悄然滋生在無計可施的情況下只好在背板上插拔電路板人們發(fā)現(xiàn)只有某些插槽組合能夠正常工作這純粹是一個邏輯問題嗎系統(tǒng)電源上的負載是否包含在計算公式中電路板彼此靠近有沒有產(chǎn)生問題時鐘抖動是否關(guān)閉了定時容限窗口如何才能對問題實施隔離以便開始試驗的正確設(shè)計這些問題均難以回答但是在系統(tǒng)設(shè)計的整個過程中我們當(dāng)中的大多數(shù)人都將會至少一次向這些問題妥協(xié)擺脫這種無奈困境的方法是求助于工程SWAT小組這是由一些具有多年豐富維修經(jīng)驗的優(yōu)秀工程師所組成的團隊來解決問題SWAT小組帶著一連串的問題深入到試驗室中進行調(diào)查至關(guān)重要的每個人都必需嘗試回答一個根本問題試驗臺與系統(tǒng)設(shè)置之間的區(qū)別是什么 。 當(dāng)處理復(fù)雜問題時時常回過頭去對子系統(tǒng)之間的依存性重新進行分析和思考往往能夠得出令人驚訝的結(jié)果這樣做的道理在于在某種場合起作用的東西未必會在其他場合自動生效當(dāng)遇到系統(tǒng)依存性問題時系統(tǒng)時鐘通常成為人們的重點懷疑對象將系統(tǒng)故障歸咎于時鐘固然不難但根本原因何在時鐘究竟是引發(fā)故障的罪魁禍?zhǔn)走�是周圍環(huán)境的替罪羊雖然本文并不能夠針對系統(tǒng)細節(jié)專門作答但的確對存在有噪基準(zhǔn)時鐘脈沖源時的抖動衰減方法進行了研究這并不是尋求最小衰減的另一種嘗試而是要弄清楚顯著衰減會產(chǎn)生什么樣的后果此項工作在很大程度上來說就是眾所周知的FailSafeTM時鐘架構(gòu)的一個特殊研究分支在時鐘冗余系統(tǒng)中FailSafeTM的作用是在基準(zhǔn)時鐘脈沖源消失的情況下簡化開關(guān)操作并維持時鐘的存在試驗室分析表明FailSafe架構(gòu)能夠在原有應(yīng)用范圍的基礎(chǔ)上自然地擴展到用于對付嚴(yán)重的時鐘修整問題保持同步自然是必需的而FailSafe也能夠做到這一點。 抖動有多重含義而對時鐘抖動的要求與系統(tǒng)規(guī)范具有很大的相關(guān)性為完成這項工作需要關(guān)注三個主要的測量條件包括周期至周期抖動有時稱為周期抖動以及1s和10s時間間隔內(nèi)的累積抖動抖動信息的統(tǒng)計累積隨后以隨機抖動RJ和確定抖動DJ給出通常用直方圖來表示 。 1 隨機抖動和確定抖動一種不受歡迎的組合 雖然系統(tǒng)中的自然高斯噪聲發(fā)生元件始終會引發(fā)抖動但如果存在DJ則清楚地表明一個調(diào)制信號源正在向定時系統(tǒng)注入能量從直方圖的角度來看DJ充斥于中間部分從而擴展了直方圖左側(cè)和右側(cè)的自然高斯響應(yīng)圖1示出了該原理由于數(shù)字系統(tǒng)是有限系統(tǒng)就是說不應(yīng)存在調(diào)幅信息而是在恰好正確的時刻獲得一個0或1因此邊緣布局信息的收集和分析過程正是抖動分析的切入點因為直方圖是邊緣的統(tǒng)計集合所以良好的測量需要大量的采樣信息組合來獲得必要的+/-6統(tǒng)計數(shù)據(jù)抽取這樣做是有道理的由此可實現(xiàn)最高的測量精度。 圖1具有隨機抖動和確定抖動分量的直方圖 2 噪聲條件下的時鐘信號修整 系統(tǒng)中的噪聲能量的影響似乎總會不可思議地侵入時鐘脈沖源時鐘脈沖源遭受傳導(dǎo)噪聲或輻射噪聲影響的可能性大致相同雖然大多數(shù)工程師在工作實踐中均采用容性旁路技術(shù)來對付傳導(dǎo)噪聲但輻射噪聲卻往往更加難以定位和矯正串?dāng)_即屬此類這是因為電氣孔隙通常足以成為代人受過的時鐘脈沖源至吸收輻射能量的軌跡其他一些常常被忽略的因素是由磁感應(yīng)所耦合的能量捕獲到一個與電源開關(guān)速率奇跡般地保持同步的時鐘調(diào)制頻率的情況并不鮮見。 減少時鐘走線孔隙有利于吸收輻射能量由于互易定律有效因此能夠容易地吸收輻射能量的時鐘線同樣也會容易地輻射能量這將在進行EMI輻射測試時產(chǎn)生不良影響隨著近期ZDB即零延遲緩沖器的普及定時分配正在變得更加局部化了這是一件好事除了時鐘緩沖機制外ZDB還能夠利用PLL技術(shù)來提供零延遲甚至負延遲以克服時鐘傳播雖然能夠進行一些抖動衰減但總的說來ZDB器件并不提供使一個器件能夠完成很大的抖動衰減所需的編程參數(shù) 。 3 利用模擬技術(shù)來進行信號修整 由于抖動對載頻或以最佳單位間隔UI運行的純時鐘基頻進行調(diào)制因此從理論上說布設(shè)一個頻帶極窄的帶通濾波器應(yīng)該有助于衰減調(diào)制分量由于尖銳響應(yīng)具有高Q值所以必須小心地將帶通濾波器置于載波的中心以確保基頻不被衰減否則載頻隨著時間的長期推移而發(fā)生的自然漂移將導(dǎo)致顯著衰減理想的情況是濾波器應(yīng)跟蹤載波的變化在我們所舉的簡單示例中需要進行時鐘信號的再整形以重新生成一個方波信號原因是帶通濾波器有可能除去諧波分量雖然以這種方式來減輕抖動是合理的但是要想以較低的成本和較小的占用空間來實現(xiàn)具有所需Q值的有效解決方案則很困難 。 由于PLL在時鐘發(fā)生和分配中所起的作用持續(xù)增長因此將PLL轉(zhuǎn)移函數(shù)用作減輕抖動的方法是值得考慮的這種采用PLL來減輕抖動的處理過程要求對其實現(xiàn)方法假定有一個可提供滿足設(shè)計目標(biāo)的足夠編程選項的器件有一個全面深入的了解。 PLL具有可為上述采用帶通濾波器來減輕抖動的方法提供跟蹤功能的優(yōu)點環(huán)路內(nèi)部的增益和環(huán)路帶寬組合通過改變響應(yīng)來改變轉(zhuǎn)移函數(shù)在處理高集成度的低成本PLL解決方案時通常會犧牲編程方面的靈活性包括更改常常是集成化的環(huán)路濾波器圖3描繪了一種理想的PLL編程方案在該方案中電荷泵環(huán)路濾波器和VCO增益均可在一個擴展范圍內(nèi)進行修改然而如果沒有仔細的分析以及準(zhǔn)確的實驗室結(jié)果則PLL實際上有可能造成系統(tǒng)的噪聲增加這首先就從本質(zhì)上使采用PLL的做法變得毫無意義。 圖3可編程PLL架構(gòu) 所需要的東西等效于一個頻帶非常窄的跟蹤濾波器該濾波器接受一個具有RJ和DJ的輸入且最終輸出只產(chǎn)生盡可能低的本征RJ為此人們發(fā)現(xiàn)FailSafe架構(gòu)具有那些飽受系統(tǒng)DJ困擾的系統(tǒng)所追尋的特性雖然RJ始終存在但減輕RJ被證明同樣是值得考慮的FailSafeTM還根據(jù)高抖動衰減提出了大時鐘倍頻比的概念而這在采用標(biāo)準(zhǔn)PLL器件時是非常難以實現(xiàn)的由于我們正在處理的是如何減輕抖動因而此類應(yīng)用完全有理由使用一個更加合適的名稱在下文中所討論的器件被稱為帶寬可調(diào)抖動衰減器或BAJA芯片。 4 BAJA架構(gòu)概述 BAJA架構(gòu)還支持一項額外功能該功能允許在器件中設(shè)置16種不同的抖動衰減模式模式的選擇是通過外部引腳配置來完成的對于動態(tài)可重構(gòu)系統(tǒng)來說這種方法被證明是極為有用的當(dāng)在系統(tǒng)上進行電路板的插拔操作時噪聲分布會發(fā)生改變BAJA的作用是為現(xiàn)有的特定電路板配置提供優(yōu)化的抖動衰減可對一個FailSafe輸出系統(tǒng)鎖定進行邏輯監(jiān)控以確保獲得完全的器件同步。 5 實驗的設(shè)計 最為困難的工作之一是如何定義一組能夠滿足某些常見系統(tǒng)表示法的噪聲條件選擇了兩種受控噪聲注入分布該過程包括增加平均高斯白噪聲我們的RJ影響以及通過對一個方波進行微分處理以抽取邊緣速率信息的方法來進行脈沖調(diào)制后者的目的是在信號上生成一個DJ分量載波音輸入由一個噪聲層特性遠遠低于噪聲調(diào)制分布的無干擾型音頻發(fā)生器提供的該載頻的漂移也非常低于是長期抖動特性保持穩(wěn)定載頻和調(diào)制信號源輸入均被饋入調(diào)制器而調(diào)制器的輸出則被傳遞給至BAJA器件的基準(zhǔn)輸入。 由于噪聲測量從很大程度上來說是一種統(tǒng)計特性測量因此我們的實驗設(shè)計要求采用歸一化常數(shù)來獲得一個基準(zhǔn)點在這種場合調(diào)制指數(shù)將被增加直到一個1ns峰-峰測量結(jié)果能夠在10s的最大時間窗口間隔上保持一致為止從統(tǒng)計的立場出發(fā)我們的分析捕獲了至少6的采樣內(nèi)容。 圖5測試輸入配置 我們所做的第一個試驗是采用一個具有良好工作性能的白高斯噪聲信號源來對一個音調(diào)進行調(diào)制對于脈沖系統(tǒng)必須規(guī)定重復(fù)頻率和占空比的選擇依據(jù)對于脈沖頻率研究了100kHz和33kHz兩種設(shè)計依據(jù)其中100kHz用于模擬一個開關(guān)模式電源而33kHz則用于受EMI影響的系統(tǒng)和擴頻定時解決方案中的典型調(diào)制頻率當(dāng)占空比被選為50%時脈沖頻率即被選定為33kHz調(diào)制信號源的頻率被增加直至觀測到一個1ns的峰-峰輸出調(diào)制幅度為止。 6 試驗結(jié)果 表1羅列了針對BAJA配置的編程參數(shù)設(shè)置由于BAJA是可編程的故可以選用多種系統(tǒng)專用頻率本次試驗的目的在于將一個分別滿足2.048MHz和155.52MHz的輸入和輸出標(biāo)準(zhǔn)的晶體用作通用通信頻率并未嘗試針對輸入DJ來優(yōu)化校正速率。 表1BAJA可編程配置 表2至表4 匯總了實驗室數(shù)據(jù)結(jié)果針對AWGN輸入條件進行了三項測量并采用脈沖注入對DJ進行了相同項目的測量每組測量均包括周期至周期以及1s和10s間隔這三個項目對各個BAJA輸入至輸出做了比較表4包括了本征測量以便于對實驗室設(shè)置的噪聲層有一個更好的認(rèn)識雖然本征噪聲層看上去并不令人滿意今后還需在某些方面加以改進但毋庸置疑的是BAJA在未調(diào)制條件下將繼續(xù)展現(xiàn)優(yōu)良的工作性能。 表2AWGN輸入的累積抖動單位ps 。 表3方波調(diào)制的累積抖動單位ps 表4實驗室參數(shù)的本征噪聲層單位ps 從以上的表格可見在最小抖動注入為42psRMS的情況下實現(xiàn)了8.4psRMS的BAJA噪聲層在標(biāo)準(zhǔn)的實驗室試驗條件下周期至周期抖動至少降低了4倍而且長期測量結(jié)果顯示時間間隔為1s時抖動至少衰減4倍而在時間間隔為10s的極端條件下的抖動衰減倍數(shù)為2不包括表4。 表中還列出了相同設(shè)置條件下的峰-峰累積抖動和DJ令人驚訝的是BAJA的運用使得DJ顯著下降達到了儀表的分辨率水平當(dāng)我發(fā)現(xiàn)DJ幾乎為零時一度感到難以相信但最終還是接受了事實是當(dāng)下一次您的系統(tǒng)中充斥了DJ時不管在什么情況下BAJA都會為您提供一個值得認(rèn)真研究的衰減DJ響應(yīng)。 7 總結(jié) 對于需要考慮DJ的系統(tǒng)BAJA可以提供幫助雖然從本質(zhì)上說噪聲是任何系統(tǒng)的一部分但是如果您想大幅度地減少重新設(shè)計的工作量則噪聲衰減機制或許就是至關(guān)重要的一環(huán)就DCXO校正速率在優(yōu)化抖動衰減以及晶體Q值的選擇依據(jù)方面所起的作用而言BAJA還有許多工作要做然而根據(jù)最新的實驗室信息以及所提供的一致性數(shù)值當(dāng)下一次時鐘脈沖源上需要進行嚴(yán)格的信號修整時BAJA或許就是能夠滿足您要求的解決方案 |
