|
在現代電子系統之中，特別是對于一些邏輯芯片或者微處理器來說，如果工作電源所提供的電壓超過了正常的電源電壓范圍，就可能會發生邏輯混亂、信號干擾等一些意想不到的問題，微處理器系統對電源的要求也就比較高。而對于計算機系統中的存儲器單元，如果電源的不穩定度超出了一定的偏差范圍，也會對存儲器的工作造成很大的影響，從而引發讀寫數據的錯誤。因此，為了保證數據存儲的正確、可靠、以及系統的正常工作，就需要對基于微處理器的存儲系統電源進行監控。DS1210電源監視電路就是一款可對計算機中的微處理器和存儲器進行電源監控的理想器件。為此，本文對非易失性控制器芯片DS1210的主要性能進行了介紹，并給出了利用DSl2lO芯片設計微處理器存儲系統電源監視電路的基本設計方法。 1 DS1210芯片的主要功能 DS1210電源監控芯片是采用CMOS工藝制作的電源監控器件，可以對微處理器系統的供電電源進行實時監視。DS1210的電源穩定度探測范圍為5～10％。當檢測到系統供電電源的波動范圍超過穩定工作要求的范圍時，DS1210就會對處理器系統實行寫保護，并把系統的供電電源切換到電池供電狀態，以確保整個系統的正常工作。為保證監控的精確性，DS1210采用了低泄漏的CMOS工藝，可在最低電池功耗下提供精確的電壓檢測。DS1210在加電條件下可以自動檢測電池，其電池電流少于100nA，而且提供有冗余電池組。 DS1210有兩種可選的封裝形式，一種是8管腳DIP封裝，另一種是16管腳SOIC封裝。這兩種封裝形式的引腳排列如圖1所示。 在DS1210中，VCCO引腳為供電輸出端，負責向系統供電；VBAT1引腳為外接電池1輸入端；TOL引腳為電源電壓允許偏差輸入端，用于設置對電源電壓偏差的控制范圍；GND引腳為接地端；引腳為片選使能信號輸入，用于決定DS1210是否工作，低電平有效；引腳為片選使能信號輸出端，提供給系統的片選信號輸入，低電平有效；V。BAT2引腳為外接電池2，冗余電池；VCC引腳為電源輸入。 2 基于DS1210的存儲器系統結構分析 為了使備用電池能夠給RAM的電源供電，DS1210電源監視控制器還必須提供五個功能電路。 首先是提供一個電子開關，以便在電源工作正常時，把電源輸出VCCO直接連到輸入電源VCCI；而如果工作電源偏差超出了允許范圍，電子開關應能迅速把電源輸出VCCO連接到備用電池上，以讓電池代替工作電源對RAM供電。這個開關的電壓降一般來說要求低于0．3 V。 其次，控制器還提供一個用于探測電源不穩定性的功能電路。它會不斷的監視系統電源輸入VCCI，同時片內還提供了一個精密比較儀，用于探測輸入偏差，當探測到系統電源偏差超出了允許范圍，DS1210將抑制片選輸出信號()并使之無效。 監視控制器DS1210提供的第三個功能電路是輸出信號的電壓保持電路，它應能通過電池或VCCI提供0．2 V的電壓以實現寫保護。如果輸入在電源偏差產生時處于低電平，也就是說，在工作狀態下產生電源偏差，輸出就應保持前一個狀態，直到恢復高電平。寫保護會延遲到當前存儲周期結束，以防止數據遭到破壞。監測偏差控制有兩種設置，第一種是讓偏差控制管腳(即管腳3)接地，這種設置是將電源波動監測限制在4．75～4．5 v范圍內；第二種設置是將偏差控制管腳連接到VCCO，這時的電源波動監測范圍為4．5～4．25 V之間。在通常的供電條件下，會在信號延遲20 ns內生效。 DS1210的第四個功能電路是電池狀態報警電路。該電路是為了避免潛在的數據丟失而設計的。因為電池是備用供電的，如果電池電壓不能滿足供電要求，那么，當系統供電電源發生異常，即供電電壓偏差超過了系統正常工作所要求的供電條件時，而電池也不能提供有效的電壓來保證系統工作。這樣，處理器電源監控的作用就不能實現了，也就失去了意義。所以，每次DS1210開始工作時，都會通過工作電源VCCI對電池充電，同時片內精密比較器也會對電池電壓進行檢測，或者說與要求的標準電壓進行比較。如果檢測到電池電壓不能滿足要求，系統就會發出報警，以提示用戶注意作好相應的防范措施。這時，如果電池電壓低于2 V，第二個存儲周期就會停止。存儲器進入工作狀態后，執行存儲器讀周期，然后校驗內存位置的內容。這樣就可以得出電池的狀態。而其后的寫周期就能夠對同一內存位置執行寫操作，從而改變存儲器數據內容。 如果第二個讀周期不能校驗已寫數據，這說明電池電壓小于2 V，數據有遭到破壞的可能。 電源監視控制器的第五個功能是提供電池冗余。在很多應用中，數據完整性非常重要。在這些應用中，非常有必要用兩個電池來保證其系統的可靠性。DS1210控制器提供有內部隔離開關，以方便雙電池連接。這樣，在儲備狀態時，電池處在最高電壓以備應用。如果一個電池失效，另一個電池就會開始工作。冗余電池的開關對電路操作和使用者都是透明的。如果一個正在應用的電池電壓下降到2 V或者低于2 V，就會產生一個電池狀態報警信號。接地的VBAT2管腳不能激活電池失效警告。不需要電池冗余時，單個電池需連接到VBAT1管腳上。應當注意的是，VBAT2電池管腳必須接地。DS1210控制器還包含有關閉電池備份的電路，這是為了維持電池或者電池組的最大供電能力，直到供電電源工作正常，從而保證有效數據寫到SRAM。在最新封裝模型中，和VCCO將強制為VOL。通常當電池先連接到一個或兩個電池管腳時，VCCO將不會提供電池支持，直到VCCI超過VCCTP，再由管腳TOL置位，然后衰減到VBAT以下。 3 基于PDS1210的微處理器存儲電路設計 圖2所示是基于DS1210的微處理器存儲系統的電源監控電路。它可以實現對RAM的寫保護，以保證RAM數據讀寫的準確和可靠。圖2中的2腳和7腳分別是兩個接電池的管腳，外接電池1和電池2；而6腳，即片選輸出管腳接RAM的片選使能信號輸入管腳；4腳為接地管腳；存儲器的工作電源輸入腳VCCI接+5 V電源；DS1210的電源輸出腳VCCO連接到RAM的電源輸入VCC端，以對RAM提供電源。把偏差控制腳3接地時，系統即認為VCCI在4．75～5．5 V之間變化的正常供電狀態。只有當VCC低于4．75 V或者高于5．5 V時，系統就會視供電電源為失效或不正常，從而做出相應的反應。 系統啟動后，首先檢測電池狀態是不是滿足要求，如果不滿足，報警電路就會發出報警。緊接著用于探測電源偏差的精密比較器電路會對輸入的工作電源VCCO進行監視。如果偏差在允許的范圍內，DS1210的內部電子開關就會保持VCCI與VCCO的連接，以表示工作正常，否則，這個電子開關就會切斷VCCI與VCCO的連接，而把電池l與VCCO連接起來對RAM供電，直到電源偏差檢測電路監視到VCCI輸入正常，電子開關再斷開電池與VCCCO的連接，同時恢復VCCI與VCCO的連接。在電子開關切換時，DS1210會讓片選輸出信號輸出高電平，從而對RAM進行讀寫保護。而當恢復正常供電狀態后，又重新輸出低電平，使RAM讀寫有效，以允許對RAM進行正常讀寫操作。 4 結束語 微處理器系統中的存儲系統是非常重要的組成部分。為了保證存儲系統的安全和可靠，本文在分析了電源監視DS1210芯片的原理結構的基礎上，給出了一種基于DS1210處理器電源監視芯片的微處理器存儲系統電路的設計方法。 |
