|
隨著Flash技術在微處理器上的廣泛應用，使單片機在開發和應用手段上有了革命性的變化，從傳統的仿真器（ICE）到目前流行的JTAG，設計人員在不斷尋找一種移植性更高、更易操作、費用更低的開發手段。使用傳統的仿真器進行嵌入式開發時，通常調試工具會受價格和煩瑣的操作所限制，但是隨著微處理器制造工藝的提高及Flash技術的發展，一些高端微處理器（如CPU12/16/32、PowerPC、ColdFire等）內部已經包含了用于調試的微代碼，并可以通過背景調試模式BDM（Background Debug Mode）進行調試，由于這種方法省去了仿真器，因此避免了高頻操作、交直流電不匹配等問題，隨著BDM標準的不斷規范和普及，用BDM調試模式進行嵌入式開發已經成為一種首選。 MC68HC912B32（以下簡稱B32）是由Freescale公司推出的一款基于CPU12核心的16位嵌入式MCU。它具有體積小、功耗小、功能多等優點，主要用于汽車電子、工業控制、醫療設備等領域，它是Freescale公司較早提供的一款背景調試模式的16位MCU。背景調試模式是Freescale公司自定義的片上調試規范。 1 背景調試模式介紹 BDM是由Freescale半導體公司推出的一種單線（Single Wire）調試方式，是目前單片機普通采用的調試方式之一。其他公司的嵌入式處理器也有類似的調試方式，如AMD公司的X86μP系列微處理器提供的AMDebug調試方式等。 BDM調試方式為開發人員提供了底層的調試手段，開發人員可以通過它初次向目標板下載程序，同時也可以通過BDM調試器對目標板MCU的Flash進行寫入、擦除等操作，用戶也可以通過它進行應用程序的下載和在線更新、在線動態調試和編程、讀取CPU各個寄存器的內容、單片機內部資源的配置與修復、程序的加密處理等操作，而這些僅需要向CPU發送幾個簡單的指令就可以實現，從而使調試軟件的便攜變得非常簡單，通常自己就可以編寫，BDM硬件調試插頭的設計也非常簡單，關鍵是要滿足通信時序關系和電平轉換要求。 目前常用的標準BDM調試插頭如圖1所示，各個引腳信號的定義如表1所示。 2.1 總體概述 以CPU12為內核的MCU的運行模式有單片方式（Single chip）和擴展方式（Expanded Mode）兩種。運行模式主要由BKGD、MODB和MODA引腳的狀態決定，各個模式與引腳狀態間的關系見表2。單片模式又分普通單片模式（Normal Single Chip）和特殊單片模式（Special Single Chip）兩種，而只有在特殊模式下BDM才能被激活，因此特殊單片模式又稱BDM模式。圖2為PC機通過BDM插頭與目標機相連。 2.2 BDM指令介紹 BDM有兩類指令。一類是在一般運行模式下可以直接執行的，被稱為硬件指令（Hardware Command）；另一類則是只能在BDM模式下執行的程序，這些程序在進入BDM模式后被固化在地址為﹩FF00－﹩FFFF的ROM中，被稱為固件指令（Firmware Command）。 因為BDM控制模塊不在CPU中，所以BDM硬件指令可以在CPU正常運行時被并行執行，其他BDM指令是基于固件的，必須在CPU處于BDM模式下才能執行。硬件指令允許讀寫目標系統內（包括片內RAM、EEPROM、I/O控制寄存器等）的所有內存。硬件指令可以不在BDM模式下執行，表3列出了BDM模塊常用的硬件指令。 固件指令必須在HC12單片機的BDM ROM中執行，且CPU必須在BDM模式下才能執行，通常使用硬件指令BACKGROUND使CPU進入BDM模式，當BDM被激活時，BDM ROM就被分配到地址空間：﹩FF20－﹩FFFF，同時7個BDM寄存器被分配到地址空間：﹩FF00－﹩FF06，此時CPU就可以通過執行ROM中的代碼完成相應的固件指令操作。表4列出了BDM的7個寄存器，表5介紹了常用的3個固件指令。 2.3進入BDM模式 下面介紹使目標機進入BDM模式的兩種常用方法。 方法1：將目標機的BKGD引腳拉低，然后給目標機的RESET引腳加低電平，即給目標機復位，復位脈沖要足夠寬，至少要大于目標機的512個時鐘周期。本文采用Freescale公司的8位微處理器MC68HC908JB8（簡稱JB8）制作BDM調試頭，用其PTA0和PTA1口控制目標機的RESET和BKGD引腳，此方法通過軟件編程的方式進入BDM模式。 方法2：通過硬件跳線的方式將BKGD置低電平，在目標機復位后再將BKGD置高電平，以進入目標機的BDM模式。進入BDM模式后，帶有BDM程序的片內專用ROM將Flash的﹩FF00－﹩FFFF替換，此空間在普通單片方式下存放中斷向量。該方法僅通過硬件跳線的方式進入BDM模式。 3 B32的BDM調試系統設計 3.1 BDM調試其系統硬件設計 該BDM調試器的BKGD和RESET信號分別由JB8單片機的I/O口PTA1、PTA0提供。雙方通信引腳使用漏極開路驅動（或稱線或）的方式，平時靠上拉電阻維持高電平。Flash編程電源VFP由MAX662提供，MAX662是一款專門提供12V Flash編程電壓的芯片。MAX662外圍電路原理圖如圖3，BDM調試插頭電路原理圖如圖4。 3.2 BDM調試器系統軟件設計 CPU12的BDM通信協議也稱為單線通信協議。下面按照該協議，以JB8作為主控制芯片詳細介紹B32的BDM調試系統的軟件設計。在程序開始前，需要宏定義一些常量以方便下面程序的調用。具體的宏定義有： 3.2.1 調用讀寫匯編子程序 通過調用讀寫匯編子程序，可以讀取和發送一個字節，具體函數如下： 調用寫子程序的輸入參數是需要被寫的一個字節，調用讀子程序的返回參數是讀取到的一個字節。 3.2.2 讀寫匯編子程序 主機方以下降沿通知目標機方的BKGD端，位通信開始，每一位傳輸至少需要16個時鐘周期。具體過程如下： 主機首先拉低BKGD引腳，并時低電平維持時間不短于512個時鐘周期，目標機探測到下降沿信號后清命令寄存器，同時等待接收主機的BDM命令。 主機寫位0到目標機BKGD端的操作為：主機拉低目標機的BKGD端不少于12個時鐘周期，目標機在探測到低電平以后的第10個周期對BKGD采樣，讀入該位的0。 主機寫位1到目標機BKGD端的操作為：主機拉低目標機的BKGD端2－4個時鐘周期后釋放BKGD端，使之為高電平，目標機在探測到低電平以后的第10個周期對BKGD采樣，讀入該位的1。 下面是寫一個字節的匯編代碼： 主機讀目標機BKGD端的信息時，主機拉低目標機BKGD端2－4個周期后釋放BKGD端，然后定義該引腳為輸入狀態，讀取BKGD端的電平，如果目標機輸出為0電平，則繼續拉低BKGD端，從探測到主機拉低BKGD端起持續13個時鐘周期，所以主機的讀操作應在從拉低BKGD線算起的13個時鐘周期內完成，對于目標機輸出為1的情況，無需目標機輸出高電平，因為BKGD端已用電阻上拉，只需定義該引腳為輸入，則自然會使之為1。 下面是讀取一個字節的匯編代碼： 對于硬件命令，命令之間間隔要大于150個時鐘周期，對于固件命令，送出讀命令到讀取數據之間要延遲32個時鐘周期，寫命令后面可緊跟需要寫的數據，但與下一條命令之間要間隔32個時鐘周期。 3.2.3 測試程序 為了測試以上程序的正確性，特用VC6.0編寫了一個計算機端的測試程序。該程序通過串口與JB8通信，以完成對B32 Flash的讀寫和擦除。由于源代碼較長，限于篇幅不在此列出。 |
