|
提供“電壓為5V隨著分布式電源系統 (DPS)在當今的電信、網絡和計算設備中出現,對高效功率轉換的需求日益緊迫。本文概述了分布式電源架構的趨勢,介紹了一個高效DC-DC變換器的實例,并提供了設計方程、原理圖和性能結果。 一、分布式電源系統的演變和發展趨勢 傳統的功率轉換系統是集中式電源系統,其中,單個電源從輸入交流線路向所有需要的輸出提供功率轉換。隨著電源電平的上升和負載電壓的下降,提供接近于負載的功率轉換非常重要,以便滿足穩壓要求并減小配電損耗。分布式電源系統由此產生并占據了主導地位,典型的應用例子是計算機電源。在計算機電源中,由非常接近處理器的穩壓模塊(VRM)提供最終轉換。當然,DPS中常見的架構是48 V分布式電源。表1總結了集中式和分布式電源系統的差異。 48V架構繼續成為電信市場的主導,并且已經適用于許多網絡和高端計算應用中。圖1給出了48V分布式電源的架構,在系統前端包括具有功率因數修正(PFC)的隔離式AC-DC變換,以滿足減少諧波的要求。乍看之下,在AC-DC變換中加入PFC前端增加了系統的成本、復雜性和潛在效率損失。但是,通過提供預穩壓和減小輸入端峰值電流,PFC電路實際上有助于優化系統性能。在功率較低(＜ 250 W)的情況下,系統的成本和性能可以通過使用安森美半導體的NCP1651中獨有的單級方法加以優化 。 板上電源架構包括從48V母線進行的隔離DC-DC轉換。盡管48V母線應該已經妥善穩壓(±5%),電信系統也要求通過電池備份進行工作,結果導致板上DC-DC變換器的輸入電壓規格更寬(一般為36??72V)。處理這么寬的電壓范圍對DC-DC 變換器提出了獨特的挑戰。此外,電壓較低(＜3.3V)、電流較大(＞30A)的輸出也使實現高效的功率轉換變得更加困難。雖然設計這些變換器是可行的,但是挑戰并不僅僅來自于電路設計,還必須特別關注EMI、散熱和封裝問題,以獲得最優的性能。硅技術和無源元件的進步以及封裝和電源拓撲結構方面的創新,使DC-DC 變換器的功率密度在近年來急劇增加。 圖1 48V分布式架構 在過去幾年中,分布式電源系統開始根據不同的應用而的采用了不同的形式和形狀。對于不限制使用電池備份選項的應用(如網絡和一些電信局端的應用)而言,12V和24V母線系統已被廣泛采用。使用更低的母線電壓增加了母線電流,功率較低的系統是可以接受的。有了分布式電源系統,板上DC-DC轉換無需隔離,而且簡化了實現方法。另一方面,由于輸出電壓接近1V,從 48V到1V的轉換并不是非常有效和經濟,許多系統現在都包含中間電源架構。 二、DC-DC變換器的設計考慮 無論分布式電源系統中的DC-DC變換器是否產生最終邏輯電壓(如3.3V 或 2.5V)或上文提及的中間母線電壓,這種類型的功率變換器均需要進行特殊的設計考慮。這些變換器傾向于具有特殊的元件高度限制、隔離要求、效率要求和尺寸限制,這些都要求在變換器設計的方方面面都采用創新的方法。 設計這類變換器的首要考慮事項應該是選擇拓撲結構。由于傳統的正激或反激拓撲結構成本較低,設計中可以考慮加以采用,但是它們在功率傳輸能力上受到限制,而且硬切換也影響了效率。由于轉換效率取決于最優的變壓器核心使用率,這些拓撲結構只在一個方向激發變壓器核心,從而限制了功率通過率。另一方面,真正的雙端拓撲結構(如半橋和推拉式拓撲結構)允許更小的輸出電感和完全的變壓器利用率。盡管這兩種拓撲結構需要兩個開關,但在高功率變換器中,通常還是采用這些拓撲結構。半橋促使高端驅動的要求,而推拉則在開關上施加雙倍的最大輸入電壓。 在上述所有方法中,MOSFET的硬切換導致泄漏電感能量的耗散。當與低輸出電壓變換器一起工作時,泄漏能量會非常高(因為匝數比高)。因此,在許多中高功率電源應用中,使用由NCP1560驅動的有源箝位正激拓撲結構具有很大的實際意義。 圖2給出了有源箝位變換器的原理圖。從圖中可以看出,它要求在傳統的正激變換器上增加一個有源開關(M4)和一個電容(Cclamp),同時去除了復位繞組和二極管。下文中將對這種拓撲結構進行詳細說明。 圖2 有源箝位變換器 三、有源箝位變換器 如圖2所示,有源箝位拓撲結構是正激變換器的延伸。但是,增加了開關M4、電容Cclamp和相應的控制電路(如NCP1560 IC),這樣使電路又具有了諸多新的優勢。為了理解這些優勢,現在詳細介紹一下變換器是如何工作的。變換器的主要工作原理與正激變換器相似,也就是說,當開關M1打開時,功率從輸入向輸出傳輸。在M1關閉時,輸出電感向輸出提供能量,其功率轉換方程為 Vout=Vin×D/N (1) 其中：D為占空比,N為變壓器匝數比。有源箝位變換器在工作中的主要特點是：當開關M1關閉時,開關M4打開(經過一段可調的延遲后),并且在M1的整個關閉階段中保持打開。在穩態中,電容Cclamp上的電壓 (Vcl) Vin×D=(Vcl－Vin)×(1－D) (2) 如方程(2)所示,Vcl 電壓提供了變壓器繞組的復位,且不需要復位繞組。由于不同于傳統正激變換器的復位電壓即為輸入電壓(假設初級和復位繞組之間的比是1:1),在這種情況下,復位電壓和復位間隔都與工作條件相匹配。換句話說,在主開關M1的整個關閉階段都可以獲得復位電壓。當輸入電壓Vin低而占空比D高時,復位電壓趨向于高,而在輸入電壓Vin高時,情況正好相反。因此,當Vin改變時,Vcl 電壓(即Vin+復位電壓)變化不會太大。從圖2中也可以發現,當 M1關閉時,箝位電路(M4和Cclamp)會將M1上的電壓鉗制為Vcl。因此,M1上的電壓在線路電壓變化中保持相對穩定。這與正激變換器正好相反, 在正激變換器中M1上的電壓等于2Vin。 此外,在正激變換器的情況下,最大占空比Dmax不再限于50%。理論上,對于任何非100%占空比,箝位電壓均可以調整以提供足夠的復位電壓。圖3給出了最大占空比和匝數比選擇,從圖中可以看出,高占空比和箝位電壓之間有清楚的權衡。高占空比使匝數比(N)可以更高,從而導致較小的初級電流和較低的次級電壓。然而,當占空比太高時,Vcl(和M1上的電壓)也會變高。對于每種引用,Dmax和匝數比的選擇由系統要求決定。在某些情況下,可能需要較高的初級電壓,以便減小輸出整流器上的電壓額定值,而在其他一些情況下,限制初級電壓則可能更為重要。 有源箝位電路給系統帶來了一些新的優點。 在許多大電流系統中,次級中需要同步整流(用MOSFET代替肖特基或其他整流器)。有了有源箝位電路后,同步整流器開關(M2和M3)的驅動信號可以直接來自次級繞組, 如圖4所示。因為同步整流器是自驅動的,驅動次級開關M2和M3不產生任何功率損失。在傳統的正激變換器中,因為在部分開關周期中繞組上的電壓為零,所以M2的驅動必須單獨產生。 增加了有源箝位電路也使得變壓器中的磁化電流可以在兩個方向上流動。這樣,變壓器核心得到了更好的利用(第一和第三象限是相等旋轉的)。這使得在頻率和總通量擺幅相同的情況下,核心損失較低。這種特性使有源箝位電路與雙端拓撲結構(如橋式和推拉結構)相似,但依然使用一個電源開關。 最后,有源箝位電路最重要的優點之一是能夠使用泄漏電感能量,并能夠實現初級開關軟打開。通過調整關閉一個初級開關(M1或M4)和打開另一個開關(M4或M1)之間的定時,漏級電壓可以在開關打開之前諧振到低值。這樣不僅減少了打開損耗,還減少了電路中的振鈴和EMI。 四、功率級的設計考慮 為優化有源箝位電路的設計,功率和控制級的元件選擇非常重要。對于功率級而言,應謹慎地選擇和設計變壓器、初級開關、箝位電容和次級開關。 如前一節所示,功率級的設計從選擇變壓器匝數比和最大占空比開始。在大電流 DC-DC變換器中,應該盡力減小變壓器次級匝數(理想情況為1)。這樣不但能防止銅損耗,而且也使變壓器便于構造。次級匝數為1時,初級匝數等于匝數比N,注意, 匝數必須是整數。如果開始計算時未假設一個整數N,則要求重新計算Dmax和Vds電壓,而N等于初始選擇以下最大的整數。由于有源箝位變換器利用變壓器磁化和泄漏能量來實現軟開關,因此允許核心中有間隔,并且有意識的減少磁化電感是有意義的。 電源開關根據最大電壓額定值和電流要求進行選擇。如前文中所述,M1和M4上的峰值電壓相等。除了穩態電壓以外,Vds具有低頻紋波,由變壓器磁化電流和箝位電容Cclamp的值確定。M1中的峰值電流等于輸出電流除以匝數比,其RMS值為Ipk×D0.5。M4中的電流是M1關閉階段中的磁化電流,通常要小得多。因此,M4 Rds-on可以比M1 Rds-on高得多。如圖4所示,M4 是一個p-溝道MOSFET,如果它連接到Vin而不是連接到地,也可以選擇n-溝道。但是,n-溝道M4要求浮動驅動信號。 圖5 NEP1560框圖 箝位電容值也涉及到保持Vds低紋波以及更好地瞬態響應線路電壓變化之間的權衡。低Cclamp值增加紋波,但是在輸入電壓改變時,允許復位電壓更快達到穩態。建議Cclamp的選擇使Vds上得到大約10%的紋波。 任何更高的電容值會導致變壓器瞬態飽和。 通常選擇次級開關以使導通損耗最小,而且應該選擇最低可用的Rds-on值。這些開關上的電壓額定值通常必須足夠低(M3上的Vin/N以及M2上的Vreset/N),以便使用溝道或等效的技術MOSFETs。 五、控制的設計考慮 如上所述,與傳統的正激變換器相比,使用有源箝位的正激變換器擁有明顯的優勢。但是,這種變換器要求為有源箝位開關提供額外的控制信號和緊湊的最大占空比控制。針對有源箝位拓撲結構的獨特要求,安森美半導體開發了NCP1560電壓模式控制器。此控制器包含了其他傳統PWM控制器中所沒有的廣泛特性,實現了高度集成化。這使NCP1560所需要配置的外接元件達到最少。實際上,它的大多數特性通過單個電阻或電容進行設置。 圖6 變換器原理圖 NCP1560 提供2個互補的具有可調重疊延遲的控制輸出。圖5為NCP1560的原理框圖,描述了此控制器的全部功能。輸出1可以用于控制主開關,輸出2可以用于控制有源箝位開關或同步整流拓撲結構。 輸出設計用于互補用途。輸出2 不反相,可以用于控制使用p-溝道MOSFET的有源箝位。NCP1560的特性包括：一個前饋斜升電壓發生器、可編程軟啟動和高壓啟動穩壓器。在各種故障情況下,通過欠壓或過壓檢測器的單條線路提供保護,此檢測器具有滯后、可調最大占空比限制和雙模式電流限制(包括逐周期和跳周期)的功能。如果檢測到嚴重的過流情況,跳周期特性在CSKIP引腳上電容確定的時間內禁用變換器。 六、電路實現和結果 設計48V 電信系統的變換器驗證了NCP1560的靈活性。它提供了100W的功率和3.3V的輸出電壓。變換器的完整規格列示如下： 1. 輸入：32 78V(大于標準電信范圍) 2. 輸出電壓：3.3V(±5%) 3. 輸出電流：3 30A 4. 輸出電壓紋波：最大50mV 5. 效率：滿負載時大于85% 6. 開關頻率：275kHz 7. 物理尺寸：2.5英寸×3.0英寸×0.4英寸 8. 初－次級隔離：工作時500V 9. 印刷電路板：4層,單面元件布局 為便于比較,設計一個變換器用于使用有源箝位或復位繞組(需拆去一些元件)的工作。完整的演示板電路原理圖如圖6所示。這種解決方案的全部硅元件除光耦合器和有源箝位開關除外均采用安森美半導體的產品。 圖6中著重標出了NCP1560控制器、同步整流和有源箝位電路。同步整流和有源箝位電路均由NCP1560的第二個輸出控制。tD 和 VREF引腳之間的單個電阻(R5)設定了100 ns的輸出重疊延遲。前饋斜升電壓通過在輸入電壓源和FF引腳之間連接R3而產生。60 %的最大占空比通過DCMAX引腳接地進行設定。電阻R7(110kΩ)設定工作頻率為275 kHz。電源變壓器(TX2)以外的輔助繞組提供了啟動后的功率,以禁用NCP1560內部的啟動穩壓器。 復位繞組和有源箝位配置關閉時的電源開關電壓波形如圖7所示。曲線a表示復位繞組操作所配置的變換器的電壓,曲線b表示使用有源箝位復位的變換器的電壓。兩個波形在同樣的操作條件下捕獲。 圖7 復位繞組和有源箝位配置關閉時的電源開關電壓 從圖7中可以看到,使用復位繞組時,48V的輸入電壓產生了大約140V的峰值電壓。相比較而言,使用有源箝位復位的峰值電壓大約為78V。請注意,使用復位繞組時,主開關的電壓大于輸入電壓的兩倍。這是因為初級和復位繞組匝數比為 5:3(而非5:5),以使操作達到60%的占空比。 圖8 主開關和同步整流MOSFET柵極驅動信號 圖8為主開關和同步整流MOSFET柵極驅動信號圖,圖中,可調的重疊延遲防止主開關和同步整流MOSFET X4同時導通。曲線a表示主開關柵極,曲線b表示同步MOSFET。 變換器效率和負載電流的關系如圖9所示。圖中分別給出了最小、典型和最大輸入電壓時的結果。 變換器可以實現90%的最大效率,滿負載時的效率超過85%。負載和線路調整在整個操作范圍內的測量值小于1%。變換器板如圖10所示。 七、結論 本文著重介紹了分布式電源架構中一些新興的趨勢以及這些趨勢對變換器設計所提出的挑戰。有源箝位正激變換器被認為是符合隔離DC-DC變換器要求的理想選擇。本文為讀者提供了設計指導,使他們能夠在設計這種變換器時進行適當的權衡。最后,介紹了一種具有獨特特性集的高度集成PWM控制器——NCP1560。它可以使用最少的外接元件來簡化并有助于優化有源箝位變換器的實現。這種電路實例和結果有助于說明這種方法的所有優點。 圖9 效率圖 圖10 100W有源箝位正激變換器 |
