|
隨著汽車的普及和維修業的不斷發展,人們對汽車車身在維修中的檢測系統提出了越來越高的要求。傳統的機械式測量系統已經不能滿足現代汽車測量和維修檢測的要求。在國外,意大利的Spanesi公司、瑞典的Caroliner公司開發的車身電子測量系統在測量精度、操作性方面雖有一定的優勢,然而它們不能進行同時多點測量,已不能適應現代汽車維修業對檢測技術的要求。利用激光掃描技術可實現對車身三維尺寸的測量,滿足了現代汽車維修業對檢測技術的新要求。對于激光掃描測量的方法,國內還鮮有相關的報道[1-2]。 基于合作靶標的激光掃描車身坐標測量系統，是運用四光束激光掃描測量原理，綜合運用激光、光電、精密測量等技術進行非接觸二維或者三維坐標測量的檢測系統。它具有非接觸測量、不易損傷表面、結構簡單、測量距離大、測量點小、抗干擾性強、速度快、實時性好、精度高、能同時進行多點測量等特點。該系統主要應用于汽車維修業，通過測量保證維修后的事故車車身狀況達到原車出廠時的技術要求。本文對激光掃描車身坐標測量系統的數據采集與處理部分作了詳細介紹。 1 測量系統結構 測量系統結構框圖如圖1所示，檢測系統由特征靶標、連接頭、電機掃描裝置、激光器及其驅動電路、光路轉折系統、霍爾傳感器、光電轉換及信號預處理模塊、數據采集與AVR處理及上位機組成。每個電機掃描裝置由電機及其驅動電路、反射鏡、反射鏡固定托盤和安裝于反射鏡固定盤側面的小磁鐵組成。工作時，電機帶動平面鏡旋轉，當掃描激光束經由旋轉的平面鏡反射到特征靶標上時,由于特征靶標上面貼有原向回歸反射膜，投射光束經過反射膜反射后按原光路返回，激光束經過靶標反射后經由平面鏡反射至激光轉折光路中；經兩個平行的45°角平面鏡反射后，光信號經過光電轉換及預處理進入數據采集系統，和霍爾傳感器產生的電機旋轉同步脈沖信號一起控制數據采集電路，經過數據處理得到初步的測量點在傳感器系統內的三維坐標后，送入上位機。計算機把送來的數據進行計算及坐標變換得出車身三維坐標測量結果，并進行顯示或打印輸出。 2 CPLD信號邏輯處理 數據采集與處理電路包括邏輯控制電路、緩存器電路、單片機接口電路等。它們的關系結構如圖2所示。邏輯控制電路采集各個傳感器的信號，然后將信號經4個緩存器緩存后傳送給單片機；單片機結合軟件實現對靶標的識別、三維坐標計算，通過串行通信與上位機連接，接收上位機的命令并將處理后的數據送入上位機打印顯示[3-4]。其中傳感器的信號總共有6路，包括4路由光電模塊采集進來的光電信號和2路霍爾信號。邏輯控制電路選用CPLD，緩存器選用FIFO芯片，單片機選用ATmega128型AVR單片機。 2.1 PIN數字脈沖信號預處理 首先以霍爾傳感器輸出波形為粗定位(波形1)，從PIN輸出的數字脈沖信號(波形2)中提取出采樣周期定位波形，然后以此定位波形為基礎定位出數據采樣周期，在整個數據采樣周期內對數字脈沖信號進行計數填充。采樣周期定位脈沖(波形3)的下降沿是以PIN輸出信號的定位脈沖的下降沿來定位的，其上升沿是以霍爾傳感器輸出脈沖的上升沿來定位的。提取出來的采樣周期定位波形如圖3中波形3所示。 2.2 采樣數據周期產生電路 由于掃描器在不停地旋轉，為了保證AVR獲得正確的掃描數據，采樣數據應該是一個完整周期內的數據，因此必須嚴格控制采樣周期的完整性。為此設計了由AVR輸出信號控制的采樣周期產生電路。此電路以采樣周期定位脈沖和AVR控制信號為輸入，采樣周期信號和采樣周期終止信號為輸出。在QUARTUSII9.0中進行仿真之后的波形如圖4所示，圖中tb為采樣周期定位脈沖輸入，clear為AVR輸出的控制使能信號，tout1為產生的采樣周期信號，flag為采樣周期結束信號。 2.3 CPLD對FIFO芯片的直接控制 CPLD的主要作用是將數字脈沖信號計數填充后，在控制信號使能控制下將數據寫入FIFO芯片中，因而CPLD中設計了對FIFO進行直接控制的功能模塊，包括FIFO清空和寫入。 2.3.1 FIFO數據清空 當FIFO中數據滿時或AVR啟動數據采集周期時都要先將FIFO中的數據清零，以防止FIFO溢出造成數據丟失或采集到錯誤的數據。針對FIFO清零時序，設計了由AVR控制的清零電路模塊。執行清零FIFO命令時，首先向CPLD中寫入清零信號MR電平拉低命令，命令字為0xF0；然后向CPLD中寫入清零信號MR電平拉高命令，命令字為0x0F(任何非0xF0均可)。由于AVR單片機的時鐘脈沖為8 MHz，因而這一過程必定能夠滿足清零脈沖的持續時間要求，FIFO即被清空。 2.3.2 單路FIFO數據寫入 光電二極管接收的信號經前置放大及整形后頻率比較高，由于系統一共有4路信號，AVR來不及直接去讀取每個跳變沿的計數值,因而通過FIFO暫時緩存，待采樣周期過后，AVR再從FIFO中讀出計數值。要把計數值寫入FIFO中，必須有正確的寫信號，CY7C433對讀寫信號的時序有要求，寫信號脈寬tPW≥15 ns，數據建立時間tSD≥8 ns，數據保持時間tHD無最小值要求。據此本文設計了圖5所示的FIFO數據寫信號產生電路，這一電路實質上是一個跳沿提取電路。輸入的數字脈沖信號首先經過三個觸發器延時三個時鐘周期，之后對原信號進行異或，這樣在信號的每個跳沿到來時便能產生一個3個時鐘脈沖寬度的低電平脈沖。當CPLD時鐘選為40 MHz時，此低電平脈沖的脈寬為75 ns，足以滿足FIFO對寫信號的要求。 在此低電平寫信號產生后還要經過一級觸發器進行時鐘同步，以避免CPLD設計中經常出現的競爭與冒險問題，同時將其上升沿同步于時鐘脈沖的下降沿，正好滿足FIFO寫入時序中對數據建立時間的要求。 2.3.3 4路FIFO數據處理 在整個系統中共有4個激光掃描傳感器，即會產生4路信號，且每路信號都會生成獨立的FIFO寫信號，因而共產生4路寫信號。當4路寫信號中有2路或多路信號同時到來時，寫入FIFO中的數據會產生紊亂，而造成數據寫入錯誤或數據丟失。因此，設計了一個多路寫信號處理電路，當只有某一路信號中有寫信號產生時，寫信號處理電路中產生一個與之對應的寫信號脈沖；當某兩路或多路信號中有寫信號產生時，只產生一個與之對應的寫信號脈沖。為了避免數據丟失，為數據加上4位的數據來源標志位，當多路信號同時到達時，對應于有寫信號產生的標志位置“1”。多路寫信號處理電路如圖6所示。 多路寫信號處理電路在QuartusII9.0環境下的仿真結果如圖7所示，圖中sgg為輸入的單路寫信號脈沖，wrout為輸出的多路寫信號[6-7]。 3 AVR數據采集 3.1 FIFO地址譯碼電路 CY7C433芯片的數據寬度為9 bit,因而本系統中采用了4片FIFO芯片進行擴展。AVR的數據總線位寬為8 bit，為了降低外圍電路的復雜性，每個FIFO芯片只用其中的8位，在讀取時按照從高8位到低8位的順序進行數據讀取。因此，共需要4個讀信號才能將一個數據完整地讀入AVR中。數據的讀取方式為，給每個FIFO芯片配置一個唯一的數據地址，數據按址讀取。為此本文設計了相應的FIFO讀信號地址譯碼電路，輸出信號控制FIFO芯片的讀信號使能端。首先地址信號通過一個2-4譯碼器進行譯碼,譯碼結果與寫信號同步后輸出即得到4個FIFO芯片的讀使能信號。 3.2 數據采集程序流程圖 綜合前文所有的分析說明，編寫了AVR＋CPLD＋FIFO信號的C語言程序，圖8是程序流程圖。該程序中包含了FIFO清零、采集周期啟停控制、FIFO狀態判斷、數據來源分析、數據有效性判斷等多個子項，最終采集得到一個掃描周期的準確、有效的數據以供后續電路進行處理。通過試驗證明，程序達到了預期目的。 本文對激光掃描車身坐標測量系統的數據采集部分進行了深入研究，設計了基于“AVR+FIFO+CPLD”的數據采集及處理模塊；解決了當多路信號有數據同時傳輸時，如何將數據完整地寫入FIFO的問題，實現了數據的有效采集；編寫了完整的CPLD控制程序和AVR數據采集程序，為準確測量待測點的坐標提供了可靠的數據來源。 |
