|
作者：袁波（微信公眾號：高速先生） 記得剛接觸信號完整性分析的時候，讀的最多的就是Eric Bogatin著的《Signal Integrity：Simplified》，中文譯作《信號完整性分析》，書中將所有信號完整性噪聲問題歸結為四個方面，分別是：單一網絡的信號完整性；兩個或多個網絡間的串擾；電源和地分配中的軌道塌陷；來自整個系統的電磁干擾和輻射。當然，信號完整性涉及到的問題應該不止這些，但是這四個方面為我們的信號完整性分析提供了很好的思路，一般如果信號質量出現了問題，我們一般都會從這四個方面尋找原因。 高速先生上篇文章中提到，導致阻抗偏高的一個主要原因就是不能使用比較薄的芯板，這樣會導致信號離參考層的距離較遠。這種情況除了會使信號的反射嚴重，對于串擾又有什么影響呢？還是來驗證一下。 3、從串擾角度分析 我們假設有兩根線，兩線線寬及線間距不變。只是改變信號線到參考層距離，使單根線阻抗分別達到40,50,60,65歐姆，看看信號的串擾波形有什么變化。仿真示意如下圖1： 
圖1 改變信號層到參考層距離，得到近端串擾（圖2）與遠端串擾（圖3）波形如下：
圖 2
圖3 由上圖可知，這種信號線到參考層之間距離增大導致的阻抗偏高，對串擾是不利的，阻抗越高，串擾越厲害。為什么會這樣呢？我們還是回到串擾產生的原因，一般認為線間距變小會使串擾加劇。因為線間距變小之后攻擊線和受害線之間的耦合作用更明顯了，如圖4所示。
圖4 信號到參考層之間的距離也會影響信號間的電磁場分布，如下圖5所示，如果信號到參考層之間的距離很近，信號電場主要分布在信號與地之間，當信號到地之間的距離變遠之后，電場會更多的耦合到旁邊的信號線，這樣就會造成串擾加劇。
圖5 總結： 文章終于結束了，不知道各位網友還記得文章的前兩部分內容嗎？我們來總結一下：當通道有端接電阻，上拉電阻或者芯片有ODT的情況下，線路阻抗從40~65歐姆不會導致太大的過沖，如果沒有這些端接措施，線路阻抗越高，過沖越大。作者認為反射較厲害的原因是傳輸線阻抗與芯片的輸出阻抗不匹配，如果是接口信號，如網口，USB等，或者是背板——子板這樣的互連結構，阻抗失配也都會增加反射。同時，在本文設定的條件下，信號到參考層距離變遠導致的阻抗升高，會對串擾產生不利影響，阻抗越高，串擾越大。 綜上所述：不是任何情況下都可以采用高阻抗方案，除非您的信號通道有良好的端接措施且對串擾以及損耗等要求不是很嚴格，通常情況下，高速先生想說，還是好好遵守芯片的阻抗控制規則吧。 |
