|
隨著數字技術的不斷突飛猛進，越來越多的電路系統將A／D轉換器作為一個子模塊集成到系統內部。例如在便攜式數據傳輸、數字視頻和圖像處理等應用系統中，8～12位分辨率的嵌入式A／D轉換器就是這些系統的一個非常重要的組成部分。在這些應用中，如何在保持高采樣頻率下降低功耗是一個很重要的設計要點。整體而言，流水線型結構A／D轉換器是同時實現低功耗、高采樣率和高分辨率的合理選擇。 在流水線結構的A／D轉換電路中，采樣保持電路是整個電路的核心模塊。同時采樣保持電路通常是整個電路中功耗最大的模塊，其性能直接決定了整個A／D轉換器的性能。本文介紹了運用于視頻處理系統的一種12位25MS／s低功耗采樣保持電路。 2 電路結構分析 本文所采用的采樣保持電路結構如圖1所示。電路使用全差分結構，可以很好地消除直流偏置和偶次諧波失真，抑制來自襯底的共模噪聲；采用底板采樣技術，可以完全抑制采樣時刻由開關的電荷注入和時鐘饋通引入的非線性誤差；使用柵壓自舉開關，使采樣開關柵壓隨輸入信號變化而等量變化，增加開關的線性度，減小諧波失真。電路功能的實現基于一個受兩相不交疊時鐘控制的單位增益開關電容電路。 根據時鐘可以將該電路工作分為采樣和保持兩個階段。在采樣階段，時鐘Ck1為高電平有效，運放的兩個輸入端被短接到Vcm，采樣得到的電壓以電荷的形式存儲在采樣Cs上，由于在采樣的時候處于開環狀態，所以運放的兩個輸出端也被直接短路，在采樣階段即將結束的時候，時鐘Ck1p和Ck1控制的開關依次斷開，運放的正負兩個輸入端的結點完全處于開路的狀態，所以這兩個結點上存儲的電荷差值就不會再改變了；在保持階段，Ck2為高電平有效，通過電荷的重新分配，輸入采樣信號通過保持電容Cr轉移到輸出端，在差分電壓輸出達到穩定值以后，保持過程結束。選擇Cs=Cr，采樣保持電路的增益為1。 3 電路實現 3.1 柵壓自舉開關設計 在A／D轉換器的設計和應用中，諧波失真是極為關鍵的，它主要來自于開關的導通電阻、電荷注入和寄生電容隨源漏電壓的變化。為了保證電路的精度和輸入信號的帶寬，本文中采樣開關(BSW)采用柵壓自舉開關。如圖2所示，采樣開關M11在單個時鐘Ck的控制下實現開關的功能。 3.2運算放大器設計 為了達到12位以上的線性度，運算放大器的開環放大倍數至少大于8 000，因而選擇運算放大器的開環增益為80dB；為了滿足25 MHz的采樣頻率，運算放大器的建立時間需小于20ns，對應單位增益帶寬應大于125MHz。基于上述要求，同時為了達到最大的輸出擺幅和最小的靜態功耗，本文采用全差分套筒式共源共柵兩級結構，如圖3所示。雖然與增益自舉結構相比，兩級結構速度不占優勢，但是兩級結構具有大得多的輸出電壓擺幅，更大的電壓擺幅意味著可以使用較小的采樣電容，而整個電路的功耗和面積與采樣電容成正比，使用較小的電容使得整個電路的功耗和面積大為縮小。 運放的第一級為“套筒式”共源共柵結構，使用NMOS管作為輸入管，可以使運放的速度達到最大，因為NMOS管比PMOS管有更高的遷移率和截止頻率；第二級采用共源級輸出，以提供最大的擺幅和驅動能力。兩級中的補償采用米勒補償，與一般的米勒補償相比，采用共源共柵結構的米勒補償更能提高單位增益帶寬。 由于所選用的運算放大器電路為全差分結構，在全差分的跨導運算放大器中，為了穩定直流共模輸出電壓，通常采用共模反饋電路(CMFB)，運放共模反饋電路結構如圖4所示，電路采用開關電容結構。由于反饋電路采用無源元件(電容)和開關組成，運算放大器的輸出電壓不受共模檢測電路的限制，并且反饋電路不消耗靜態直流功耗。其中Vcm和Vbn為偏置電壓，當時鐘為Ck1有效時，左邊兩個電容組成的左半支路的電容兩端分別接Vcm和Vbn復位，右半支路的兩個電容工作產生共模反饋電平CMFB。當時鐘為Ck2有效時相反，左半支路工作產生共模反饋電平CMFB，右半支路復位。其中4個電容取值均為0.2pF，所有開關實現均為CMOS開關。 3.3 采樣電容的確定 對于12位精度的A／D轉換器來說，其信噪比(SNR)應大于76dB。SNR取決于信號擺幅均方值于等效輸入噪聲均方值之比。本文設計采用SMIC 0.25μm標準數字CMOS工藝進行設計，電源電壓為2.5V單電源，所選取的直流共模偏置為1.2V，信號擺幅為±1.5V。為達到76dB的SNR，采樣電容值應大于0.5pF。為留有足夠的余量，選取采樣電容C5=Cf=1.5pF。 4 電路仿真及分析 采用Hspice基于SMIC 0.25μm標準數字CMOS工藝模型對整個電路進行了仿真。首先對所設計的柵壓自舉開關進行仿真，在25MHz時鐘條件下的瞬時波形如圖5所示。輸入信號為1V正弦信號，從圖中可以看出開關柵壓信號很好地跟隨了輸入信號。 同時對所設計的運放在1.5pF電容負載和2.5V單電源下，偏置電壓Vcm=1.2V、Vbn=0.645V、Vbnc=1.0V、Vbpc=1.145V時，開環電壓增益、相位裕度、單位增益帶寬、功耗、轉換速率等主要電路參數進行了模擬。圖6為運放的頻率響應曲線，從中可以看出運放開環增益為86dB，相位裕度為76.1°，單位增益帶寬為140MHz。 輸入幅度為1V、頻率為2.563 476MHz的正弦波信號時，整個采樣保持電路工作在25MS／s條件的瞬時仿真波形如圖7所示。此時，整個電路的功耗為10.41mW。 另外，輸入信號分別為2.563 476MHz幅值為1V正弦波信號時，對采樣保持電路的輸出波形信號進行了FFT分析，對應2048點FFT頻譜圖如圖8所示。從頻譜圖中可以看出由于采用全差分結構，信號的偶次諧波失真得到了很好的抑制。對應輸出信號的SFDR為75.6dB。 5 結論 本文給出了一種可以進行雙采樣的12位25MS／s采樣保持電路，電路采用SMIC 0.25 μm標準數字CMOS工藝進行設計。仿真的結果表明，所設計的采樣保持電路完全符合12位25 MS／s A／D轉換器的性能要求。 |
