|
1 引言 TQ6122是一種高速數(shù)模轉(zhuǎn)換器芯片｡它具有8位數(shù)據(jù)位和很高的轉(zhuǎn)換速度(可達到1GSa/s),可廣泛用于直接數(shù)字頻率合成､高速任意波形發(fā)生器､寬帶視頻信號生成､高清晰度顯示器象素生成等方面｡該芯片設(shè)計使用靈活方便,只需合理搭配一､二塊集成電路和少量的外圍電路,即可構(gòu)成一個完整且性能很高的數(shù)摸轉(zhuǎn)換器｡ 2 芯片結(jié)構(gòu)及引腳說明 2.1 TQ6122的結(jié)構(gòu)特點 TQ6122主要由鎖存器､編碼器､延時器､電流源陣列､R_2R電阻網(wǎng)絡(luò)等電路組成｡其內(nèi)部功能結(jié)構(gòu)如圖1所示｡其主要特性如下: ●數(shù)模轉(zhuǎn)換速率高達1GSa/s; ●數(shù)字數(shù)據(jù)位為8位; ●具有1GHz的模擬信號帶寬; ●輸出可直接作為射頻的前端; ●采用44腳QFP封裝; ●時鐘輸入采用差分ECL電平標準?數(shù)據(jù)輸入采用單端ECL電平標準; ●工作溫度范圍為-20~85℃; ●標稱功耗為1.3W; ●無雜散動態(tài)范圍(SFDR)不小于45dBc｡ 2.2 TQ6122的引腳功能 TQ6122的引腳排列圖如圖2所示｡各引腳的說明如下(括號中的數(shù)字為引腳號): VSS(1､11､12､33､34､44):-5V數(shù)字電源輸入端 VAA(22､23):-5V模擬電源輸入端 DGND(6､28､37､40):數(shù)字地 AGND(13､14､15､18):模擬地｡ BLANK(5):該端置高且下降延到達時,內(nèi)部數(shù)據(jù)位都被置高｡ SELA(7):置高時選擇A端數(shù)據(jù)輸入,置低時選擇B端數(shù)據(jù)輸入｡ A0~A8(26､27等36):數(shù)字信號輸入端,A7為數(shù)據(jù)最高位,A0為數(shù)據(jù)最低位｡ B0､…… B7(38等):數(shù)字信號輸入端,B7為數(shù)據(jù)最高位,B0為數(shù)據(jù)最低位｡ CLOCK､ CLOCK(9､10):差分時鐘輸入端｡ VOUT､VOUT(16､17):模擬信號輸出端,為差分信號｡ BLANK DISABLE(19):如果需要用BLANK端,則連到VAA端,若不需要,則連到AGND｡ IREF(24):輸入?yún)⒖茧娏?直接連接到模擬地,是開關(guān)陣列的虛擬電流源｡ VSENSE(20):輸出判斷電壓,芯片正常工作時有輸出,且VSENSE=-4.2V｡ VREF(21):電壓基準輸入端,一般在其VREF=-4V時,輸出的模擬信號峰值為1V｡ ECLREF(25):可選的ECL電平參考電壓,當數(shù)據(jù)和時鐘為ECL電平時,該腳可不接,此時芯片內(nèi)部產(chǎn)生電壓為-1.3V｡ 3 TQ6122的典型應(yīng)用 這里僅以TQ6122芯片在背景信號發(fā)生器的應(yīng)用為例,介紹TQ6122在工程實踐中的應(yīng)用｡TQ6122輸入的數(shù)字信號要嚴格同步,這樣才能保證D/A轉(zhuǎn)換器輸出的準確性和精度,8位數(shù)據(jù)位的同步可通過時延控制芯片來調(diào)整｡TQ6122模擬信號輸出電壓可通過負載進行調(diào)解,一般可選取典型值為50Ω｡ 本設(shè)計中,D/A轉(zhuǎn)換器的模擬輸出為差分信號,其中正端信號作為本級的輸出送入頻率綜合器進行混頻,負端信號送到一塊檢測電路板進行本級的信號檢測,以便在沒有示波器的情況下對系統(tǒng)進行大致的測試｡ TQ6122的使用非常靈活方便,它只需一塊電壓基準芯片和一塊運算放大器以及少量的外圍電路即可｡這兩塊集成電路的主要用途是為數(shù)摸轉(zhuǎn)換芯片產(chǎn)生參考電壓｡具體電路如圖3所示｡ 在圖3中參考電壓的精度､穩(wěn)定度和抖動對產(chǎn)生的模擬信號精度､穩(wěn)定度和抖動有很大的影響｡MC1403是ONSEMI公司生產(chǎn)的電壓基準芯片,該芯片的性能完全可以滿足TQ6122對參考電壓的要求｡電壓基準MC1403的輸出與芯片的反饋輸出Vsense通過運算放大器MC34071構(gòu)成的負反饋電路可以將VREF很好的穩(wěn)定在-4V,從而可進一步減小外部電源細微變化的影響,從而確保輸出模擬信號的精度和穩(wěn)定度｡ 該D/A轉(zhuǎn)換器輸出的模擬信號通過濾波電路可濾除V/UHF波段以外的雜波信號,采用MINI公司生產(chǎn)的PLP-90低通濾波器可抑制60dB以上的帶外雜波｡  LP-90是一種高性能的低通濾波器,90MHz以下的信號均可通過｡4 應(yīng)用中的幾個問題 所有的電源穩(wěn)壓模塊的輸入輸出都要通過三重濾波,以分別濾除高頻､中頻和低頻三重雜波,保證電源不帶任何干擾,同時在芯片電源輸入時,要進行電源去耦｡另外,模擬電源､數(shù)字電源､時鐘電源都要采用0.01μF的電容來對各自的地進行旁路去耦｡去耦電容應(yīng)盡量靠近芯片電源的輸入端,最好采用表面貼裝元件以減小引線帶來的干擾,且電容和芯片應(yīng)在同一層面上,以減少寄生電感和電容｡ 數(shù)字地､模擬地､時鐘地應(yīng)分別連接,以減少相互間的干擾｡數(shù)字地､模擬地､時鐘地在電源輸入端可采用磁珠進行單點連接,以避免各地間的相互干擾｡此外,模擬電源､數(shù)字電源在電源接入端也必須用磁珠進行隔離,以避免電源間的干擾｡ 根據(jù)分布參數(shù)的網(wǎng)絡(luò)理論,高速電路與其連線間的相互作用是決定性因素,在系統(tǒng)設(shè)計時不能忽略｡隨著門傳輸速度的提高,在信號線上的反射有可能相應(yīng)增加,相鄰信號線之間的串擾也將成比例地增加｡為了解決反射和串擾問題,在ECL電路的 系統(tǒng)設(shè)計中,一般采用傳輸線阻抗匹配(端接)法和屏蔽隔離等來使傳輸信號的完整性得到保證｡常用的端接方法有并聯(lián)(50Ω接到-2V)､串聯(lián)(50Ω接到VEE)､組合(82Ω接到VCC,130Ω接到VEE)三種｡在設(shè)計時應(yīng)特別注意:不要使D/A轉(zhuǎn)換板上的信號速率太高,同時信號種類也比較多,因此,筆者設(shè)計時采用了四層板來對重要信號線進行屏蔽,從而減少了信號間的串擾｡其中上下兩層走微帶線并嚴格控制阻抗匹配｡高速數(shù)字信號端在連接時不能單純采用主動并行端接技術(shù),否則不能保證高速信號的完整性,因而要對主動并行端接技術(shù)進行改進,并應(yīng)對偏移電壓進行電源濾波｡此板中的偏移電壓為-2V,設(shè)計時應(yīng)在-2V電源的端接處加一個0.01μF的濾波電容,以保證高速信號不受板中時鐘的干擾,從而保證輸出模擬信號的準確度｡ |
