談?wù)勄度胧较到y(tǒng)PCB設(shè)計(jì)中的阻抗匹配與0歐電阻

絕對(duì)好文

肖時(shí)江

1、阻抗匹配

阻抗匹配是指信號(hào)源或者傳輸線跟負(fù)載之間的一種合適的搭配方式。根據(jù)接入方式阻抗匹配有串行和并行兩種方式；根據(jù)信號(hào)源頻率阻抗匹配可分為低頻和高頻兩種。

（1）高頻信號(hào)一般使用串行阻抗匹配。串行電阻的阻值為20~75Ω，阻值大小與信號(hào)頻率成正比，與PCB走線長度成反比。在嵌入式系統(tǒng)中，一般頻率大于20M 的信號(hào)PCB走線長度大于5cm時(shí)都要加串行匹配電阻，例如系統(tǒng)中的時(shí)鐘信號(hào)、數(shù)據(jù)和地址總線信號(hào)等。串行匹配電阻的作用有兩個(gè)：

◆ 減少高頻噪聲以及邊沿過沖。如果一個(gè)信號(hào)的邊沿非常陡峭，則含有大量的高頻成分，將會(huì)輻射干擾，另外，也容易產(chǎn)生過沖。串聯(lián)電阻與信號(hào)線的分布電容以及負(fù)載輸入電容等形成一個(gè)RC電路，這樣就會(huì)降低信號(hào)邊沿的陡峭程度。

◆ 減少高頻反射以及自激振蕩。當(dāng)信號(hào)的頻率很高時(shí)，則信號(hào)的波長就很短，當(dāng)波長短得跟傳輸線長度可以比擬時(shí)，反射信號(hào)疊加在原信號(hào)上將會(huì)改變?cè)�信�?hào)的形狀。如果傳輸線的特征阻抗跟負(fù)載阻抗不相等（即不匹配）時(shí)，在負(fù)載端就會(huì)產(chǎn)生反射，造成自激振蕩。PCB板內(nèi)走線的低頻信號(hào)直接連通即可，一般不需要加串行匹配電阻。

（2）并行阻抗匹配又叫“終端阻抗匹配”，一般用在輸入/輸出接口端，主要指與傳輸電纜的阻抗匹配。例如，LVDS與RS422/485 使用5類雙絞線的輸入端匹配電阻為100~120Ω；視頻信號(hào)使用同軸電纜的匹配電阻為75Ω或50Ω、使用篇平電纜為300Ω。并行匹配電阻的阻值與傳輸電纜的介質(zhì)有關(guān)，與長度無關(guān)，其主要作用也是防止信號(hào)反射、減少自激振蕩。值得一提的是，阻抗匹配可以提高系統(tǒng)的EMI性能。此外，解決阻抗匹配除了使用串/并聯(lián)電阻外，還可使用變壓器來做阻抗變換，典型的例子如以太網(wǎng)接口、CAN總線等。

2、0歐電阻的作用

（1）最簡(jiǎn)單的是做跳線用，如果某段線路不用，直接不焊接該電阻即可（不影響外觀）。
（2）在匹配電路參數(shù)不確定的時(shí)候，以0歐姆代替，實(shí)際調(diào)試的時(shí)候，確定參數(shù)，再以具體數(shù)值的元件代替。
（3）想測(cè)某部分電路的工作電流時(shí)，可以去掉0歐電阻，接上電流表，這樣方便測(cè)量電流。
（4）在布線時(shí),如果實(shí)在布不過去了,也可以加一個(gè)0歐的電阻 起跨接作用。
（5）在高頻信號(hào)網(wǎng)絡(luò)中，充當(dāng)電感或電容（起阻抗匹配作用，0歐電阻也有阻抗！）。充當(dāng)電感用時(shí)，主要是解決EMC問題。
（6）單點(diǎn)接地，例如模擬地與數(shù)字地的單點(diǎn)對(duì)接共地。
（7）配置電路，可以取代跳線和撥碼開關(guān)。有時(shí)用戶會(huì)亂動(dòng)設(shè)置，易引起誤會(huì)，為了減少維護(hù)費(fèi)用，應(yīng)用0歐電阻代替跳線等焊在板子上。
（8）系統(tǒng)調(diào)試用，例如將系統(tǒng)分成幾個(gè)模塊，模塊間的電源與地用0歐電阻分開，調(diào)試階段發(fā)現(xiàn)電源或地短路時(shí)，去掉0歐電阻可縮小查找范圍。

上述功能也可使用“磁珠”替代。0歐電阻與磁珠雖然功能上有點(diǎn)類似，但存在本質(zhì)差別，前者呈阻抗特性，后者呈感抗特性。磁珠一般用在電源與地網(wǎng)絡(luò)中，有濾波作用。

pcbkey

支持一下