|
位于美國硅谷的初創公司（Cswitch）推出一種瞄準網絡、無線基站和電信基礎設施應用等信息包處理的新穎的可配置邏輯芯片。該器件由異質陣列組成，這一陣列將一排排通用邏輯單元（與傳統FPGA中的非常類似）跟一排排可配置SRAM的RAM和CAM（內容地址存儲器）模塊、ALU（算術邏輯單元）和專門用于信息包處理的模塊散布在一起。Cswitch公司總裁兼首席執行官Doug Laird表示，其目的是滿足日益增長的如下應用：這類應用必須以線速處理打包數據，而且要使用比傳統FPGA速度快得多、功率低得多的器件，還要比ASIC需要的投資少得多，上市時間短得多。事實上，該產品是一種特定應用的FPGA。 其I/O環繞在這種可配置結構周圍。可配置SERDES（串行器/解串行器）模塊排列在芯片上，它們都能支持PCI Express、XAUI（10GB附件接口）、光纖通道或吉位以太網連接。同樣地，可配置MAC（媒體接入控制器）模塊也支持這些SERDES模塊。其中的一些可編程I/O引腳能夠作為可配置的高速DRAM端口，填補芯片的其它兩個邊。 該結構覆蓋的內部芯片設計包括六種可配置模塊的相間排列。其中人們最熟悉的可配置邏輯模塊采用傳統的四輸入查找表架構。1GHz八進制ALU可執行有關信息包內容的計算或統計操作。信息包處理模塊可以在800MHz條件下對報頭和提取的有效負載進行分析。 為了支持這些模塊，該芯片提供了1GHz的專用存儲器模塊，可配置成RAM、主CAM或第三級CAM，以用于緩沖、地址映射、模式搜索，甚至通用表達式處理（只要靈活應用其它模塊）。該芯片也有傳統的單和雙端口RAM行。特定應用架構可提供更小的雙端口RAM模塊，這些模塊可以充當模塊間緩沖存儲器，以及用于參數和信息包存儲的單端口RAM的大型模塊。 芯片的互連非常不同于通用FPGA。由于設計人員能夠像數據流架構那樣加速大多數數據平面信息包的處理，Cswitch不必使用典型FPGA長度和方向變化的互連分段的精細網格，有利于實現簡單最近鄰正交路由。這類短分段很快且有20位的寬度，而人們能夠把它們重新分為5位的若干組。每個分段終止于已配準的完全板上組裝的交叉交換點，后者將互連分段連接到邏輯結構中并進行相互連接。因此，一個用于最近鄰互連的直通數據通道設計可以成為一條完全配準的流水線。Laird稱，這種方法有助于芯片以1GHz的頻率接收、編輯、分類和存儲信息包。需要較少定序互連的設計必須通過分段和交叉對信號進行菊鏈式連接，這會導致更長的但高度可預測的互連延遲。 這樣一種設計的效用依賴于Cswitch的工具。為此，Cswitch與Magma Design Automation合作開發了一個設計流程，它集成了Blast Create和Blast FPGA工具，以及特定應用庫和Cswitch的特定映射和計時文件。實現Cswitch芯片的設計典型地結合了復雜的庫功能、各種Cswitch可配置模塊的直接實例和Verilog。Magma的產品總監Sanjay Bali說，Magma正從Verilog直接推導Cswitch結構，但僅限于比較明顯的情形，諸如映射組合邏輯到邏輯模塊上和映射乘法器到ALU上。 目前，Cswitch已在其代工廠特許半導體（Chartered Semiconductor）利用90nm CMOS工藝制作了SERDES模塊的測試芯片。 |
