|
近年來，隨著個人手持多媒體設(shè)備的快速增長，低功耗設(shè)計變得越來越重要，甚至成為決定產(chǎn)品是否成功的關(guān)鍵，如筆記本電腦、PDA、移動電話等時尚消費和商務(wù)類電子產(chǎn)品，對電池的供電時間要求越來越高，高功耗成為延長電池使用時間突出的制約因素。 CMOS數(shù)字電路的功耗主要由3部分組成：跳變功耗、短路功耗和靜態(tài)漏電功耗。其中占系統(tǒng)功耗比例大于90％的為跳變功耗，也稱動態(tài)功耗。對于SoC而言，所有的設(shè)計方法都是圍繞著動態(tài)功耗來進(jìn)行。如何從各個層次、各個方面盡量減少動態(tài)功耗，將是語音解碼設(shè)計中的重點內(nèi)容。 1 語音解碼器的低功耗設(shè)計策略 SoC低功耗的設(shè)計應(yīng)該從頂層到底層各個階段進(jìn)行優(yōu)化設(shè)計的工作，主要運用各級的低功耗策略，通常在系統(tǒng)級、算法級、結(jié)構(gòu)級、電路級、布局布線以及制造工藝等層次上綜合考慮。有研究表明，除了制造工藝外，高抽象層次(系統(tǒng)級、算法級、結(jié)構(gòu)級)的設(shè)計因素對功耗的影響比其他層次要大的多。因此系統(tǒng)級、算法級、結(jié)構(gòu)級的低功耗設(shè)計技術(shù)的研究非常重要。 1．1 系統(tǒng)級的低功耗設(shè)計策略 降低系統(tǒng)級的功耗實際上是減少動態(tài)功耗。主要方法是時鐘采用power-down管理模式，在SoC處于空閑狀態(tài)時，使SoC運作于休眠狀態(tài)(只有部分設(shè)備處于工作之中)；在預(yù)設(shè)時間到來時，產(chǎn)生一個中斷，由該中斷喚醒其他設(shè)備；或采用門生時鐘技術(shù)停掉未工作模塊的時鐘，從而降低系統(tǒng)功耗。 另外，多時鐘設(shè)計也是降低系統(tǒng)功耗的有效方法，即讓運算量小的模塊采用低頻率時鐘；而運算量大的模塊使用高頻率時鐘。 本設(shè)計綜合使用了上述設(shè)計策略以降低系統(tǒng)功耗。使用一個系統(tǒng)主頻，通過對時鐘的精細(xì)控制，即時鐘使能＆禁止以控制模塊的工作狀態(tài)；使用雙向不交疊時鐘技術(shù)，提高運算量大的模塊的操作頻率，同時消除了競爭與冒險的可能。雙向不交疊時鐘由系統(tǒng)時鐘Cp分為2個不交疊的時鐘，yCp和zCp，如圖1所示在運算時，由yCp時鐘控制輸入數(shù)據(jù)，由zCD時鐘控制取出結(jié)果。 1．2 算法級低功耗設(shè)計策略 算法級低功耗設(shè)計主要在于軟件代碼的優(yōu)化，減少由于算法的低效率引起的不必要功耗。一方面是對標(biāo)準(zhǔn)C代碼的優(yōu)化。C語言具有易讀性、可移植性，但是C語言在實際工程應(yīng)用中，不便于對系統(tǒng)硬件資源的直接控制，無法發(fā)揮SoC的特點。用匯編語言編程，可以根據(jù)芯片自身硬件結(jié)構(gòu)特點，對匯編程序進(jìn)行優(yōu)化與精簡，往往能夠使一些復(fù)雜的算法和功能模塊在實時處理方面取得非常好的效果。另一方面分析了影響執(zhí)行效率的數(shù)據(jù)相關(guān)、控制相關(guān)和資源沖突等因素后，在手工匯編的基礎(chǔ)上充分挖掘算法的潛力，最大限度發(fā)揮硬件性能，以達(dá)到實時要求和低功耗設(shè)計的指標(biāo)。 在本設(shè)計里主要根據(jù)SoC平臺的資源和指令集特點，使用軟硬件協(xié)同設(shè)計方法在C代碼轉(zhuǎn)化為匯編代碼時，通過分析標(biāo)準(zhǔn)C算法發(fā)現(xiàn)，大部分循環(huán)和函數(shù)的調(diào)用存在冗余，頻繁的函數(shù)調(diào)用操作(壓棧出棧)占用了CPU的部分處理時間。在匯編代碼中可以通過循環(huán)展開以減少不必要的循環(huán)判斷，其基本原則的原始代碼為：普通的單循環(huán)，一個周期執(zhí)行一次乘累加(MAC)指令，優(yōu)化后進(jìn)行了4次循環(huán)展開。在優(yōu)化后的代碼中，4個MAC被同時使用，并且在作乘累加時，提取下次運算的數(shù)據(jù)，消除了流水線等待，充分應(yīng)用了硬件資源，提高了效率。除了循環(huán)展開，在某些情況下進(jìn)行循環(huán)合并也可提高效率。主要原因是每個循環(huán)體均需要有控制指令，減少循環(huán)的個數(shù)自然會減少控制指令的條數(shù)。注意兩個合并的循環(huán)必須有相同的循環(huán)數(shù)。 對于在代碼里多次用到的函數(shù)，應(yīng)考慮用調(diào)用指令，這樣可以大大減少代碼的體積；而對于只調(diào)用少次的函數(shù)，則宜嵌入主函數(shù)中，因為它不僅可以減少傳參過程中的指令，而且可以減少調(diào)用函數(shù)的壓棧出棧操作。當(dāng)然，對于一些大而復(fù)雜的函數(shù)，雖然它只被調(diào)用1次，但由于寄存器的數(shù)目有限，如果考慮直接嵌入主函數(shù)，可能要頻繁地做push和pop操作，反而得不償失，這時就應(yīng)該用調(diào)用指令。 如果有些處理比較復(fù)雜，在整個解碼過程中運算量大且耗時長，有必要設(shè)計相關(guān)硬件協(xié)處理器，通過匯編指令直接操作協(xié)處理器，既可以提高效率減少運算量也有利于控制功耗，但成本會增加。這種處理方法在實時影響明顯的模塊尤其關(guān)鍵和有效。例如在MP3的解碼中，通過增加矩陣乘法器以提高子帶綜合濾波的處理速度，取得明顯效果：可減少運算時間91％。這種軟硬件協(xié)同的設(shè)計手段在語音解碼器中多處用到。 在算法級中還涉及其他方面的低功耗設(shè)計，如減少存儲器的存取次數(shù)，縮短片選信號的寬度等方面的考慮，本設(shè)計也做了相應(yīng)的處理。總的說來，算法級的優(yōu)化設(shè)計在降低系統(tǒng)功耗方面潛力大，對降低整個語音解碼器的功耗具有重要意義。 1．3 結(jié)構(gòu)級低功耗設(shè)計策略 在結(jié)構(gòu)級，降低功耗最重要的策略是利用并行處理或流水線技術(shù)。流水優(yōu)化后，還可以減少中間數(shù)據(jù)的讀取操作，且比串行處理對存儲器的讀取操作減少約50％，這對降低系統(tǒng)功耗大有裨益。 由于語音解碼的模塊較多，通過研究可以發(fā)現(xiàn)，通過簡單的消除數(shù)據(jù)相關(guān)后各模塊可以流水操作，減少了解碼的時間，從而降低實時處理的時鐘頻率；在多聲道語音處理中，可以使用多聲道并行處理，增加處理模塊以減少處理時間。在MP3解碼中，立體聲處理之后，左聲道的后續(xù)處理(混疊重建、IMDCT和子帶綜合濾波等)和右聲道的后續(xù)處理可以并行進(jìn)行，由于IMDCT(逆改進(jìn)離散余弦變換)和子帶綜合濾波是解碼中運算量最大的部分，左右聲道的并行性幾乎可以把系統(tǒng)的處理時間減少一半。 為了提高處理速度，還可以挖掘耗時長的模塊的內(nèi)部并行處理潛力。例如在IMDCT處理是MP3和ACC語音處理中運算量大耗時長的模塊。可以在IMDCT內(nèi)部放置2個乘法器，這樣可以同時運算兩列數(shù)據(jù)，速度提高1倍。 顯然通過增加硬件的模式提高處理速度并未減少運算量，但提高了處理速度，其代價就是增加了芯片面積，導(dǎo)致成本上升，處理時必須綜合考慮，以達(dá)到較好的性價比。 在電路級和工藝級的低功耗設(shè)計技術(shù)主要是全定制集成電路設(shè)計技術(shù)。全定制的設(shè)計可以將硅片充分利用，布局、布線、排版組合等均需要反復(fù)斟酌調(diào)整，按最佳尺寸、最合理布局、最短連線、最便捷引腳等設(shè)計原則設(shè)計版圖，與同樣功能而采用自動布局布線方法實現(xiàn)的電路相比較，手工設(shè)計電路可以節(jié)省一半以上的芯片面積，尤其是使用基于鎖存器的手工布局布線代替基于D觸發(fā)器自動布局布線，降低面積的同時系統(tǒng)功耗減少了約88％。 2 結(jié)論 首先分析了CMOS集成電路的功耗物理組成，得到其主要功耗。其次，SoC低功耗設(shè)計的各種級別層次采用不同的設(shè)計方法，由此重點分析了在語音解碼中各層次采取各種策略以降低系統(tǒng)功耗，并取得了初步效果。系統(tǒng)級使用雙向不交疊時鐘技術(shù)，可以將運算主頻降低50％；算法級主要使用匯編語言重寫和優(yōu)化原代碼，將MP3解碼的C代碼轉(zhuǎn)為匯編代碼后，從原來的86 Kb降為13 Kb，AMR解碼的C代碼轉(zhuǎn)為匯編代碼后，從原來的158Kb降為25 Kb；在結(jié)構(gòu)級，增加協(xié)處理器進(jìn)行并行計算，在IMDCT內(nèi)部放置2個乘法器，這樣可以同時計算兩列數(shù)據(jù)，速度提高1倍，MP3的解碼中，通過增加矩陣乘法器以提高子帶綜合濾波的處理速度，可減少91％的運算時間。 |
