|
1 引言 目前，xDSL寬帶接入技術充分利用現有雙絞線資源，為用戶提供非對稱高速通道，尤其是ADSL技術已被人們廣為接受而成為寬帶接入技術的主流。然而隨著 IP交換技術的成熟與發展，主干網中交換方式將由 ATM逐步向IP交換方式轉換，因此基于 ATM的ADSL技術也日益表現出其本身的局限性。基于此，中國信息產業部與2003年1月提出了基于IP交換網的EDSL技術，全稱為基于時分雙工的以太數字用戶線系統（TDD based Ethernet Digital Subscriber Line System（TDD-EDSL））,它結合了目前廣為應用的兩大通信技術 xDSL和Ethernet 的精華，首次在接入網范疇內實現了IP包的直接傳送,中間無ATM信令轉換；采用數據突發技術，應用以太網碰撞檢測機制，帶寬動態分配,速率高達 10Mbit/s，第二代EDSL技術能實現智能頻譜管理，最高速率可達100Mbit/s；TDD-EDSL實現IP端到端傳送，傳輸距離長，標準距離可到8km，環路質量較好時可到 9km；傳輸效率高，功耗低；完善的網管系統、流量控制和服務質量控制；完全符合 IEEE802.3 Ethernet、YD/T1254-2003 以及ANSI TI 417 頻譜管理標準；安裝簡便，用戶端即插即用，使用10/100/1000Mbit/s以太網接口。 獨特的智能頻譜管理技術和時分雙工模式，大大簡化了系統結構，同時也順應了主干網IP化的趨勢。與傳統 xDSL技術比較，它不僅克服了 xDSL技術的許多局限性（如對線路的挑、串擾等），并且增大了傳輸距離，提高了傳輸效率，EDSL系統結構與ADSL類似，其核心部分是EDSL Modem. 在EDSL實現中，本文提出了可剝奪實時內核的實時操作系統μC/OS-II和32位精簡指令集軟核處理器 Nios核相結合的方法,構成一種基于可配置的軟核處理器的嵌入式開發平臺。該平臺軟、硬件均可按照用戶需求進行剪裁配置，最大程度地提供了系統設計的靈活性，具有重要的應用價值，本文重點講述基于SOPC的EDSL Modem的實現。 2 EDSL系統結構和協議棧 EDSL 的主要技術特點：(1)IP端到端網絡；(2)采用時分復用技術，雙向帶寬動態分配；(3)客戶服務器模式，I P 包無碰撞機制；(4)數據突發技術。正是由于以上技術的采用，使得EDSL技術不僅克服了xDSL技術的許多局限性，并且增大了傳輸距離，提高了傳輸效率。EDSL的系統結構與ADSL類似，由位于用戶端的EDSL Modem 和 局端的高密度接入復用設備DSLAM(DSL Access Multiplexer)構成，其結構 如圖1。 EDSL 技術是基于 IP交換的新型寬帶接入技術，它結合了以太網技術和 xDSL技術的優點，為了充分降低用戶端設備的復雜性，使系統易于統一管理，該系統采用了客戶服務器模式，即用戶端工作在客戶端模式，局端設備處于服務器模式，由局端設備進行線路的頻譜管理以及速率自適應調試，得到雙絞線中當前所能承受的最大速率以及最佳調制頻率等參數，當用戶端得 EDSL設備接收到包含此類信息的信息幀時，根據接收到的參數更改自身的參數，從而達到最佳工作狀態。這種模式下無需用戶進行設置即可方便使用，從而大大增強了用戶的易用性。 與基于ATM的ADSL技術相比，EDSL技術擁有更為簡單的協議結構 。如圖2。 3 硬件平臺的設計 EDSL Modem硬件平臺的搭建主要使用了 Altera公司的 FPGA Cyclone EP1C6Q240C8芯片，它擁有充足的可編程邏輯資源內嵌32位Nios-II軟核處理器來實現整個可編程嵌入式系統。系統的主要功能由FPGA實現，硬件電路除 FPGA外只需加上存儲器件、以太網控制芯片和前端AD/DA轉換芯片即可。本系統主要使用了一片 8M Byte Flash,一片16M Byte SDRAM，以及以太網接口控制芯片等作為FPGA的外圍設備，硬件結構簡單明了，極大提高了系統的可靠性。FPGA系統運行時鐘為50MHz，充分保證了系統的運行速度。 在硬件平臺的搭建中主要用到了Altera公司的Quartus-II與SOPC Builder軟件，其中 Quartus-II能進行系統及各邏輯部件的設計輸入、編譯、仿真、綜合、布局布線，并進行位流文件的下載和配置文件的燒錄，以及使用片內邏輯分析儀進行分析和驗證。 SOPC Builder嵌入在Quartus-II開發系統內,是一個自動系統開發工具,能夠自動進行系統定義,完成 SOPC開發的集成過程。在SOPC Builder 中選取系統所需部件,并自動生成每個部件的系統級HDL文件以及支持部件所需的軟件,如驅動程序、庫文件和一些實用的應用程序等,以供軟件開發原型用。 通過SOPC Builder軟件包可以定制32位 Nios-II軟核處理器和基本的Nios-II外設模塊，如 UART控制器，定時器，FLASH控制器， SDRAM制器等。本文設計的硬件平臺結構如圖3所示。 圖 3所示虛線框內硬件部分均是在 FPGA內實現 該系統的嵌入式處理器 Nios-II是 Altera 公司推出的一個用戶可配置的16 位或32 位精簡指令集軟核處理器。Nios-II處理器可以配置成最多支持 64個中斷，包括外部硬件中斷、內部中斷以及 TRAP(調試中斷)。Nios-II 處理器可以配置使用 32位內部定時器，通過軟件控制寫入控制寄存器的內容來獲得定時工作，與一般的定時器工作原理相同，可以產生定時中斷。 Nio-II嵌入式系統中采用 Avalon交換式總線在處理器、外圍設備和接口電路之間實現網絡連接，并提供高帶寬數據路徑、多路和實時處理能力。 Avalon交換式總線可以通過調用 SOPC Builder設計軟件自動生成 。 EDSL Modem的核心部分即主收發器利用 FPGA中的邏輯單元編寫自定義用戶模塊，并生成自定義 IP核，通過 Avalon總線接口與嵌入式處理器相連。該主收發器共包括了兩個部分：EDSL成幀模塊和 QAM調制模塊。 在 SOPC系統中，除了以上部件，還有片上 ROM、內部定時器、 UART串行口、 SRAM、 Flash、以及以太網控制器 LAN91c111接口等系統部件皆由 SOPC builer自動生成。 4 軟件系統的設計 軟件平臺的開發是在 Altera公司為 Nios-II 系統定制的 Nios-II IDE系統上展開的， Nios-II IDE是基于 Eclipse IDE的集成開發環境，用戶可以在 Nios-II IDE中為 Nios II 系統開發模塊驅動程序、板級支持包（ BSP），以及用戶應用程序。考慮到 EDSL Modem 的系統控制和高速數據傳輸，在該嵌入式平臺中嵌入了實時嵌入式系統 uC/OS-II，整個系統的軟件體系結構如圖4： 其中位于 Nios-II硬件平臺之上的是 EDSL Modem各部件的驅動程序。其上是硬件抽象層（HAL），它是位于應用程序和系統硬件之間的一個系統庫（ System Library），在軟件開發時可以非常方便地使用這些系統庫來與底層硬件通信，而無須關心的底層硬件實現細節。這樣在上層應用程序和底層硬件之間就構成了明顯的界限，底層驅動的修改不會對應用程序造成任何影響。HAL API（Application Program Interface，應用程序接口）集成了 ANSIC 的標準庫，它允許應用程序使用類似 C庫函數的方式訪問硬件和文件。 實時嵌入式操作系統 uC/OS-II 內核工作在 HAL的頂部，有了 HAL這一層，基于 uC/OS-II的程序具有更好的可移植性，而且不受底層硬件改變的影響。 此外，EDSL Modem的以太網接口通信中，主要在 uC/OS-II中嵌入了 LwIP協議，LwIP不僅支持一般的網絡協議，比如 UDP協議、DHCP協議、PPP協議等，而且還支持多網絡接口、IPv6和標準 API。 5 結束語 本文介紹了我國擁有自主知識產權的寬帶接入技術—— TDD-EDSL，并著重介紹了基于 SOPC的 EDSL Modem的軟硬件實現。在商用 ASIC并不完善的情況下，本文使用了軟硬件均可編程的 Nios-II嵌入式系統，縮短了研發周期，降低了研發成本。同時 SOPC也代表了以后產品設計的發展方向，具有積極的借鑒意義。本文所設計的 EDSL Modem各部分已通過了軟件仿真和實驗箱開發平臺驗證。 6 創新點 將軟硬件均可編程的 Nios-II嵌入式系統應用到寬帶領域相關產品的研發，大大縮短了產品的研發成本與研發周期，避免了研發過程中對成熟 ASIC的過分依賴。 |
