|
斯坦福大學(xué)舉辦的年度處理器會(huì)議Hot Chip 21正在進(jìn)行之中，AMD、Intel、IBM、Sun四大巨頭全部到場，分別準(zhǔn)備了12核心Opteron、八核心Nehalem-EX(Xeon 7500)、Power 7和代號Rainbow Falls的第三代Sparc Niagara。之前已經(jīng)預(yù)告了IBM Power 7，這里再首先初步看一下AMD的首款12核心處理器，其他更多資料稍后。 AMD的這顆處理器代號為“馬尼庫爾”(Magny-Cours)，由兩顆六核心伊斯坦布爾封裝在一起而成，和Intel慣常采用的多核心設(shè)計(jì)方式如出一轍，都是多芯片模塊(MCM)。 隨著處理器核心數(shù)的增多，原生設(shè)計(jì)的難度急劇增大，所以AMD今后也會(huì)改變思路，通過多DIE封裝的形式向更多核心過渡。AMD資深技術(shù)骨干Pat Conway表示：“基本上我們參考了(Intel的)教科書，但做法不同�！� 在馬尼庫爾的每一個(gè)DIE中，都有六個(gè)處理器核心和各自相應(yīng)的512KB二級緩存，彼此之間通過系統(tǒng)請求界面(SRI)進(jìn)行通信，同時(shí)共享6MB三級緩存，再通過切換控制器(XBAR)連接雙通道DDR3內(nèi)存控制器和四條HT 3.0總線。這樣一來，雙路系統(tǒng)中的數(shù)據(jù)只需一次傳輸即可達(dá)到任何一顆核心，四路系統(tǒng)中則需要兩次。 相比之下，Intel之前的雙DIE封裝多核心處理器都要集體通過前端總線(FSB)去連接北橋芯片里的內(nèi)存控制器，而集成了內(nèi)存控制器的Nehalem架構(gòu)現(xiàn)在還都是原生多核心。 AMD也同時(shí)改變了內(nèi)存協(xié)議，不再向所有核心廣播緩存一致性檢查，而是從三級緩存里單獨(dú)分出1MB的空間來保存一個(gè)表格，跟蹤所有緩存數(shù)據(jù)，能將服務(wù)器的內(nèi)存延遲從120納秒降低到50納秒，大大提高性能。這其實(shí)也就是之前在介紹六核心伊斯坦布爾時(shí)屢屢提到的探測過濾器技術(shù)“HT Assist”，它將在AMD未來所有的服務(wù)器處理器中使用，可通過BIOS開啟或關(guān)閉。 Pat Conway指出：“三級緩存從6MB減少到5MB的負(fù)面影響很小，而從系統(tǒng)層面上看能夠降低內(nèi)存延遲、提高系統(tǒng)帶寬，顯然是非常明智之舉�！� 他還確認(rèn)馬尼庫爾將在2010年第一季度如期發(fā)布，命名為新的Opteron 6000系列，接口也會(huì)換成1974個(gè)針腳的Socket G34，頻率上據(jù)AMD透露會(huì)比六核心伊斯坦布爾低25％左右，因?yàn)橐诤诵臄?shù)量翻番的情況下保證功耗水平。 在服務(wù)器領(lǐng)域，AMD的下一次重拳出擊將是業(yè)界期待已久的“推土機(jī)”(Bulldozer)架構(gòu)。新架構(gòu)的具體資料基本沒有，但也會(huì)采用馬尼庫爾似的MCM設(shè)計(jì)方式，并會(huì)改變AMD長期以來的單線程屬性，用Pat Conway的話說就是帶來一種“不同于超線程(Intel HT)的新風(fēng)格”，因?yàn)楹笳咧皇菃魏诵碾p線程——難道AMD要單核心多線程？ |
