隨著視頻市場向高清晰度顯示格式(如720p,1080i,1080p)的轉移,視頻設計人員正在面臨嚴格信噪比(SNR)、視頻信號上升/下降時間和過沖要求所提出的設計問題。這些設計問題已引起IC供應商為前端和后端視頻驅動器/接收器開發最佳的高性能模擬視頻方案。這些方案縮短產品上市時間、節省PCB面積、采用較少的元件和較低的成本。對于數字視頻傳輸,適于手持或消費類應用的超低功率和低EMI方案能提供超長纜線驅動能力而在數字視頻數據通路中不需要中繼器。 機頂盒或DVD-RW設計中的典型SD/HD(標準清晰度/高清晰度)視頻驅動器輸出結構將具有標準清晰度或高清晰度內容的單視頻輸出。 負載隔離 對于多連接器輸出,用1個寬帶模擬開關來隔離相互間負載,以防止來自過加載驅動器的電阻負載。在這種結構中,輸出可以驅動兩個標準清晰度(SD)元件視頻輸出或單個高清晰度視頻輸出。在這樣的設計中,建議不采用無源(RLC元件基)濾波器的原因是:LC元件的重建濾波器-3dB帶寬是固定的和不可編程的;濾波器的大電容器和電感器會降低視頻開關的帶寬,使HD視頻信號的沿顯著惡化。 基于通路柵結構的視頻開關對于電容負載是非常敏感的(就-3dB帶寬下降而論)。采用有源濾濾器可以顯著地降低這種加載,因為有源濾波器所需的容性元件比其無源等效電路要小(可達幾百pF)。在SD模式,可以用連接在視頻濾波器輸入和輸出之間的1個峰值電容器來降低插入損耗和加強圖像。對于在4.2MHz附近具有大的插入損耗的編碼器,這是特別所希望的。 例如,在中國國家視頻標準中,對于機頂盒視頻輸出低于4.8MHz明確要求±0.8dB損耗、在4.8MHz和5MHz之間為±1dB。可以用峰值電容器來提高有源濾波器的Q值以補償該頻率范圍內的編碼器損耗。電容值需要根據專門設計來調節。對于大多數應用,47pF值是良好的選擇起點。 合成視頻輸入設計 隨著LCD或等離子TV設計中合成視頻輸入數的增加,傳統模擬前端設計用視頻開關來選擇合成分量輸入(如YPbPr或計算機RGB信號)。視頻開關通常放置在視頻濾波器前面。根據輸入信號的格式,SYNC脈沖可能出現在所有信道(在Y信道其大小可低到-286mV)。有時,來自外面纜線輸入的SYNC脈沖可以是-500mV或更低。 大的負電壓脈沖妨礙開關完全關斷,而通常需要1個DC偏置來提高比地高的信號。沒有這種偏置,開關努力使開關完全關斷而且構成危險使負信號超過額定值(通常在視頻開關中為-500mV)。用電阻分壓器(在AC耦合電容器之后)可以產生DC偏置。 這樣的設計方法通常用于平板設計。然而,把開關放在視頻濾波器之后。可以實現三方面的提高。首先,消除了用于所有信道的DC偏置電路,這是因為大多數視頻濾波器都具有內部嵌位電路;其次,下一級濾波器的高阻抗輸入節點允許AC耦合電容器的值降到0.1μF;最后,開關與輸入連接器端的高容性節點(包括纜線寄生電容,連接電容和ESD保護器寄生電容)隔離。這種隔離改善了視頻信號數據通路-3dB帶寬,因為視頻濾波器后面的開關只注意下一級A/D轉換器的輸入電容(3"4pF)。 TTL引起的瓶頸 傳統的小平板顯示采用16位或18位TTL技術在LCD控制器和顯示之間傳輸數字視頻數據。隨著顯示分辨率變得更高和顯示變得更大,TTL技術成為高速視頻數據傳輸的瓶頸。當控制器和顯示之間所用纜線長度大于1米時,這種數據傳輸是特別重要的。 對于中型和大型顯示,設計人員可選擇采用LVDS(低壓差分信號傳輸)接口,這種接口串行化24位或18位RGB并行TTL數據為3信道LVDS或TMDS(傳輸最小化差分信號傳輸)串行視頻流并在LCD模塊端譯碼串行視頻流為TTL并行數據。這里,驅動靈活纜線的收發器需要應對更小電壓擺幅,但在接收器端有用匹配終端電阻器可以驅動相當長的纜線。 用偽電流接口技術解決長纜線或快速串行速度所引起的瓶頸。這種技術的接收器感測差分電壓而不是直接感測電流。這樣的電壓感測接收器,對接收器輸入端的容性負載是高度敏感的。 纜線越長,掛在接收器輸入口上的電容就越多。對容性負載的高敏感性意味著中繼器需要放置在接收器功能單元的前面,減輕時鐘和數據恢復電路的任務。 電流感測技術 真正的電流感測技術(如Fairchild公司的電流傳輸邏輯CTL)消除了所需的中繼器。這種技術另外好處是:與LVDS技術相比每個信道功耗低70%,較低的EMI和減小的數據等待時間。 不用中斷器的設計對容性負載敏感性是比較小的,而接收器檢測電流替代差分電壓。另外,解串行器可以有效地譯碼串行數據而不用PLL基CDR電路,這進一步降低了功耗。 在亞洲,特別是我國,高分辨率模擬和數字視頻I/O正在出現在機頂盒、平板顯示和汽車儀表中。 高清晰度顯示市場呈現出快速增長的趨勢,與其相應需要大量模擬產品,要求產品具有低噪聲、低EMI和較低的功率。對設計人員重要的是不僅僅要了解各個模擬產品的性能,而且要知道如何使視頻信號數據通路最佳化。這樣就可以大大地縮短設計周期并使產品更快上市。 |