|
Freescale系列的MCU大部分都存在一個SPI模塊，它是一個同步串行外圍接口，允許MCU與各種外周設備以串行方式進行通信。 目前，Freescale系列的大多數單片機總線不能外部加以擴展，當片內I／O或者存儲器不能滿足需求時，可以使用SPI來擴展各種接口芯片。這是一種最方便的Free-scale系列單片機系統擴展方法。 SPI系統主機最高頻率=主機總線頻率／2，從機最高頻率=從機總線頻率，即硬件體系決定了SPI的最高工作頻率。如何在硬件體系結構已定的情況下，使I/O或存儲器數據傳輸效率最高，成為SPI使用的一個關鍵問題。 1 同步串行傳輸SPI結構及常規操作 圖1為Freescale同步串行傳輸SPI的體系結構圖。 對Freescale同步串行傳輸體系來說，一般有兩種操作模式： ①利用中斷通知已經傳輸結束，或者接收完成； ②采用輪詢方式，讀取相應寄存器位置，判斷傳輸是否完成。 無論是哪種模式，其常規操作流程(無配置過程)均如圖2所示。 2 常規操作中的時間浪費 從圖2中可以看出，當CPU向SPI數據寄存器中寫入1字節數據后，必須等待，直至SPI模塊通知傳輸結束，才能寫入下一個字節。這是由于SPI數據模塊由兩部分構成：一部分是數據寄存器；另一部分是移位寄存器。當CPU向SPI數據寄存器寫入1字節后，SPI模塊需要將8位數據傳入移位寄存器，在每個SPI時鐘周期內傳出1位數據。由于采樣的原因，SPI的最大速率=BUS_CLK／2，所以當CPU向SPI寫入一個8位數據后，必須等待8×2的時間單位，用于移位寄存器將數據串行輸出。在該等待時間內，SPI模塊處于工作狀態，而CPU則處于等待狀態。 3 SPI操作的一種優化設計 根據第2節的分析可以得出，常規SPI操作中的時間浪費在于——移位寄存器將數據串行傳輸時，CPU完全處于等待狀態。如何利用這個等待時間，就是提高SPI系統效率的關鍵所在。下面是一段標準的SPI讀數據操作(省略了清理寄存器操作)： 為了更加清楚地了解程序的操作過程，對上面這段代碼進行反匯編： 從上面這段程序可以很清楚地看到，程序將在①處等待，直至移位寄存器將數據傳輸完畢。等待時間為8個SPI時鐘周期，如果采用最高速度1／2總線時鐘，那么總共需要等待16個總線時鐘。如果能將程序進行一定調整，將一些操作轉移到需要等待的這個時間段內，那么可以避免全部或者部分的浪費。①處的操作需要5個總線周期，實際可以利用的時間為11個總線時鐘。考慮到匯編中將數據傳送到數據寄存器的操作，實際是由兩部分構成：第一步，將數據讀入A寄存器；第二步，將A寄存器中的值存入SPID數據寄存器中。在Freescale的單片機指令集中，將數據存入A寄存器消耗4個總線周期；INCX需要一個總線周期；判斷數據是否為空的CPX指令需要3個時鐘周期；決定是否退出循環Beq需要3個總線周期。將這4個操作轉移到等待的時間內，那么等待數據從移位寄存器移出的時間被合理地利用，從而使得傳輸速度達到最高。 程序修改如下： 4 優化后的SPI操作與常規SPI操作比較 改進后的SPI操作與傳統方式的SPI操作分別如圖3和圖4所示。 圖3和圖4是利用Agilent 54622D對主設備為MC9S08GB60，從設備為MCl3192的SPI傳輸采樣。其中，MC9S08GB60總線速度為4 Mbps，SPI傳輸率為1 Mbps；圖3中示波器每格是2μs，而圖4中每格為5μs。一次SPI數據傳輸3字節，比較兩圖，可以很清楚地看到：采用傳統方式的SPI操作，在每個字節數據之間的停留時間甚至超過自身傳輸時間；而改進后的SPI傳輸，每個字節之間幾乎不存在等待時間。 結語 這種改進，從本質上來說，是根據SPI系統自身的特性，調整、優化軟件操作結構，使系統在不改變硬件的條件下，提高工作效率。 |
