|
嵌入式存儲技術的發展已經使得大容量DRAM和SRAM在目前的系統級芯片(SOC)中非常普遍。大容量存儲器和小容量存儲器之間的折衷權衡使得各種尺寸的存儲器變得切實可行，SoC也更像過去的板級系統。最新式的嵌入式存儲器甚至增加了低功耗工作特性以滿足手持系統的需求。 大容量嵌入式存儲器給SoC帶來了諸如改善帶寬和降低功耗等只能通過采用嵌入技術來實現的各種好處。SoC中內嵌DRAM和/或大容量SRAM模塊是否切合實際并取得成功主要依賴于制造工藝。高度可制造的存儲器結構可以解決影響SoC設計的成本、上市時間和風險問題。 雖然SRAM一直是SoC中的主要部件，但在過去的幾年，單片SoC中SRAM塊的大小和數量開始猛增。帶150個SRAM塊的芯片并不稀奇，一些內核容量甚至達到1Mb～8Mb。 與此同時，DRAM可制造性的提高已使得大容量DRAM模塊的應用迅速增加。甚至在游戲機和便攜式攝像機所用的ASIC中都包含了DRAM內核。以東芝為例，其嵌入式DRAM系統常常最先采用新一代制造技術。隨著芯片制造向更細工藝發展，SoC中內嵌DRAM的數量和大小也不斷增加。在180納米工藝下，系統ASIC一般采用兩塊DRAM，總存儲容量最大可到64Mb左右。而在目前的130和90納米工藝下，一般系統會采用四塊以上DRAM內核，最大容量為120Mb。 從制造的角度看，大塊和小塊存儲器的制造難度差不多。不過，在大存儲器和小存儲器之間的權衡折衷要考慮對性能、芯片面積的一些影響。這些權衡不那么簡單，所以如果用戶要在使用較少的大塊存儲器與使用較多的小塊存儲器之間做選擇的話，最好咨詢一下半導體供應商的應用工程師。 甚至在制造之前，大的存儲器塊必須很好滿足后端布局布線的要求。目前在超大塊的存儲器頂層布線的能力已經使得它們對于布局布線環境來說更加友好了。 帶公共BIST模塊的測試方案也已經變得很友好。如今，用戶可以在眾多面向嵌入式存儲器測試方案中進行選擇，有些方案需要晶圓級存儲器測試器，而有些非常依賴于BIST結構。針對給定設計選擇最好的測試方案，需要用戶和硅片供應商一起詳細討論。 大的DRAM模塊變得更加“友好”的另一個方面是其功耗。從180納米向130納米轉換時功耗已經得到極大的改善。在130納米工藝下，一個分頁寫模式的DRAM功耗只有180納米工藝下的34%。待機功耗也降到了180納米下的24%，而停止工作時的功耗只有180納米下的12%。功耗的減少有助于推動大的嵌入式DRAM在便攜式攝像機和手機SoC中的應用。 嵌入式存儲器的繁榮完全歸功于新的集成工藝技術的成功，開發這些工藝技術的初始階段就考慮了大存儲器。工藝一代比一代更加精良，保證了含有SRAM或DRAM芯片的高成品率。僅僅在這個層面上，就可以預言ASIC廠商能提供具有成本效益的嵌入式存儲器。 基于這個原因，用戶可以預計SRAM和內嵌溝道型DRAM將是未來SoC的流行選擇。除了成本的降低，采用這類存儲器可以把上市時間和設計風險降到最低。要得到這些好處，用戶要注意的是必須有效利用其工藝供應商的存儲器IP，因為制造工藝要結合專門的存儲器結構才能發揮作用。 針對非易失性存儲要求，東芝公司已經發現，在一個堆疊裸片封裝中將SoC和現成的閃存結合在一起可以工作得非常好，而且成本較低。另外，SRAM對于小的、高速的SoC存儲器來說是理想選擇，而嵌入式溝道型DRAM適合于滿足大的存儲塊需要。 |
