|
21世紀(jì)的戰(zhàn)場(chǎng)以網(wǎng)絡(luò)戰(zhàn)為中心，從衛(wèi)星到單兵，以及各種裝備中，系統(tǒng)體積、重量和功耗(SWaP)都非常關(guān)鍵。不論是在有人(艦艇、飛機(jī)和車輛)，還是無(wú)人(導(dǎo)彈、傳感器，以及空中和地面車輛(UAV和UGV))裝備中，保密無(wú)線通信都是各種方案關(guān)注的焦點(diǎn)。而且，在不同戰(zhàn)場(chǎng)上，保密通信設(shè)備的三重業(yè)務(wù)(語(yǔ)音、視頻和數(shù)據(jù))功能和多兆位帶寬設(shè)計(jì)是難度最大的。機(jī)載和海上軟件無(wú)線電(SDR)設(shè)計(jì)遇到的挑戰(zhàn)是功能和散熱(制冷)問題，而SwaP應(yīng)用最迫切的要求則是采用手持式、單兵攜帶和小外形(HMS)電池工作系統(tǒng)。 SWaP軍事應(yīng)用 圖1所示為SWaP軍事系統(tǒng)保密通信的工作范圍，從一般的雷達(dá)和電子戰(zhàn)到最敏感的HMS無(wú)線電和無(wú)人地面?zhèn)鞲衅鳎蟛糠掷走_(dá)和電子戰(zhàn)系統(tǒng)更重視功能而不是SWaP，有足夠的體積和功耗。UAV和UGV的無(wú)線通信系統(tǒng)對(duì)SWaP比較敏感，總功耗預(yù)算中的一部分被分配給空中和地面移動(dòng)。而武器和導(dǎo)彈體積非常緊湊，發(fā)射后任務(wù)執(zhí)行時(shí)間較短，因此，對(duì)功耗要求較低。然而，對(duì)于HMS電池供電的無(wú)線電設(shè)備，其體積、重量和功耗要求較高，SWaP顯得越來(lái)越重要。 圖1 軍事系統(tǒng)中SWaP的敏感工作范圍 生產(chǎn)手持式無(wú)線電設(shè)備有一定的難度。士兵需要攜帶大量的彈藥和人體防護(hù)裝備，盡量少帶電池，因此，SWaP非常關(guān)鍵。各種戰(zhàn)場(chǎng)環(huán)境下苛刻的工作需求迫使無(wú)線電設(shè)備封裝采用最小的外形，元件數(shù)量盡可能少。SRW和WNW等新的軍用信號(hào)處理不但需要低功耗數(shù)字信號(hào)處理設(shè)備，更重視靈活性和功能。 SDR設(shè)計(jì)的高級(jí)信號(hào)(中頻(IF)、調(diào)制和每秒兆比特級(jí)處理)、三重業(yè)務(wù)數(shù)據(jù)包處理和軍用軟件通信體系結(jié)構(gòu)(SCA)中間件(對(duì)于獨(dú)立硬件)都需要可編程功能，所有這些都涉及到FPGA資源的應(yīng)用。最終，SDR電子設(shè)備的功耗會(huì)對(duì)軍事任務(wù)執(zhí)行時(shí)間有不利影響，在惡劣環(huán)境下，它甚至?xí)^系統(tǒng)散熱的影響。 現(xiàn)在對(duì)產(chǎn)品的HMS要求降低了。各種單兵無(wú)線電信號(hào)(SRW)等信號(hào)處理對(duì)高性能FPGA的功耗非常敏感，超出了低功耗DSP器件和低成本 FPGA的性能范圍。隨著數(shù)據(jù)速率從Kb/s提高到Mb/s，低功耗DSP器件無(wú)法實(shí)現(xiàn)IF、調(diào)制、比特級(jí)、數(shù)據(jù)包處理和組服務(wù)功能。很多低成本FPGA 需要采用多種器件來(lái)實(shí)現(xiàn)所需的功能，從而限制了產(chǎn)品的體積和重量。 高性能FPGA供應(yīng)商曾嘗試開發(fā)電壓調(diào)整、信號(hào)集成部分配置等功能，但是成功得不多，經(jīng)常會(huì)導(dǎo)致開發(fā)推遲，并且增加了系統(tǒng)風(fēng)險(xiǎn)。如果不仔細(xì)地控制器件設(shè)計(jì)和制造約束，調(diào)整電壓(降低無(wú)線電設(shè)備待機(jī)時(shí)的電壓，以減小靜態(tài)功耗泄漏)會(huì)劣化對(duì)功能、時(shí)序和I/O參數(shù)的驗(yàn)證。在高性能工作的FPGA 中，由于沒有使用的功能區(qū)會(huì)吸收幾瓦的靜態(tài)功率(泄漏)，因此，進(jìn)行部分重新配置(對(duì)部分邏輯重新編程，而其他功能保持不變)以降低功耗的效果并不好。 設(shè)計(jì)人員的目標(biāo) 要達(dá)到計(jì)劃要求，設(shè)計(jì)人員面臨以下非常嚴(yán)峻的功能和進(jìn)度挑戰(zhàn)。 ● 實(shí)現(xiàn)小外形、輕型軍用方案 ● 在1W功率范圍內(nèi)實(shí)現(xiàn)信號(hào)集成，延長(zhǎng)任務(wù)執(zhí)行時(shí)間，提高靈活性 ● 實(shí)現(xiàn)大批量、低成本SDR手持設(shè)備的最大價(jià)值 解決SDR設(shè)計(jì)挑戰(zhàn) 以Altera的65nm Stratix III和Cyclone III FPGA為例，它們恰到好處地結(jié)合了高級(jí)體系結(jié)構(gòu)以及最先進(jìn)的低功耗技術(shù)。以前的90nm器件充分結(jié)合各種資源，實(shí)現(xiàn)系統(tǒng)開發(fā)和演示無(wú)線電(SDD計(jì)劃)，Altera的65nm系列則針對(duì)SWaP產(chǎn)品應(yīng)用進(jìn)行了優(yōu)化。圖2所示為65nm器件性能和靈活性的進(jìn)一步擴(kuò)展。對(duì)于采用90nm可編程邏輯器件 (PLD)實(shí)現(xiàn)IF、濾波和頻率/時(shí)域轉(zhuǎn)換的情況，65nm器件在所有的SDR應(yīng)用外形封裝上都能夠?qū)崿F(xiàn)更多的波形調(diào)制和通道以及數(shù)據(jù)包處理功能。 圖2 FPGA在SDR性能和靈活性上的擴(kuò)展 Stratix III FPGA以最低的功耗實(shí)現(xiàn)了最好的信號(hào)處理性能和多模式功能，解決了大量機(jī)載和地面移動(dòng)無(wú)線電問題(如AMF和GMR)。Stratix III FPGA器件的邏輯單元資源超過340K，嵌入式存儲(chǔ)器達(dá)到17MB，乘法器數(shù)量接近900個(gè)，最適合對(duì)功能要求較高的SDR應(yīng)用。設(shè)計(jì)人員必須能夠?qū)崿F(xiàn) WNW和JAN-TE等新的高性能信號(hào)，同時(shí)也要支持SRW等低性能信號(hào)，并且沒有代價(jià)。當(dāng)不需要電池時(shí)，Altera獲得專利的可編程功耗技術(shù)對(duì)不重要通路上的所有電路進(jìn)行優(yōu)化，從而降低了散熱和制冷要求。 在小外形、輕型、電池供電SDR以及使用SRW和傳統(tǒng)信號(hào)的專業(yè)無(wú)線電設(shè)備中，Cyclone III等FPGA器件經(jīng)過優(yōu)化，能夠解決各種SWaP設(shè)計(jì)難題。 ● 苛刻的體積和重量限制：對(duì)于設(shè)備體積小于10in3的最小型應(yīng)用，該器件在單個(gè)芯片中有足夠的資源來(lái)處理SRW-CC(士兵無(wú)線電信號(hào)，戰(zhàn)斗通信機(jī)模式) 等高級(jí)信號(hào)。豐富的信號(hào)處理模塊和充足的分布式存儲(chǔ)器滿足了外部大功率存儲(chǔ)器元件對(duì)功耗的要求。還可以提供器件管芯，以便進(jìn)行高級(jí)微封裝。 ● 功耗直接影響了任務(wù)執(zhí)行時(shí)間：Cyclone III能夠以小于1W的功率實(shí)現(xiàn)全部的信號(hào)處理功能，任務(wù)執(zhí)行速度是目前PLD方案的4倍。 ● 數(shù)字信號(hào)處理對(duì)功耗預(yù)算的影響最大：隨著信號(hào)復(fù)雜度的提升，大部分功能都可以在Cyclone III FPGA中優(yōu)化實(shí)現(xiàn)，從數(shù)字電子功耗預(yù)算中去掉DSP器件的功耗。 ● 采用數(shù)字邏輯的折中考慮：Cyclone III等低功耗PLD在每瓦每秒百萬(wàn)指令(MIPS)指標(biāo)上已經(jīng)超過了DSP，可以實(shí)現(xiàn)效率更高、功耗更低的數(shù)字方案。 ● 對(duì)靜態(tài)和動(dòng)態(tài)功耗的折中考慮：可以通過使用低靜態(tài)功耗的Cyclone III來(lái)降低待機(jī)功耗，靜態(tài)功耗低于其他90nm和65nm FPGA的1/10。 ● 折中考慮電壓和頻率調(diào)整，以節(jié)省功耗：通過將Cyclone III的功能區(qū)劃分為多個(gè)PLD時(shí)鐘域，可以調(diào)整頻率來(lái)節(jié)省功耗。采用電壓調(diào)整(Stratix III FPGA提供1.1V和0.9V工作模式)和器件關(guān)斷方法能夠有效降低待機(jī)工作時(shí)的靜態(tài)泄漏。 ● 軟件和硬件劃分，以節(jié)省功耗：效率最高的SWaP使用系統(tǒng)和器件效能工具來(lái)優(yōu)化系統(tǒng)應(yīng)用、工作模式、智能軟件控制，以及GPP、PLD、DSP和ASIC 方案之間設(shè)計(jì)人員的功能劃分等。為了進(jìn)一步節(jié)省功耗，可以采用軟件控制，在器件之間進(jìn)行智能系統(tǒng)劃分，關(guān)斷待機(jī)時(shí)不重要的部分。 SDR設(shè)計(jì)流程和工具 要保持在SWaP上的設(shè)計(jì)信心，設(shè)計(jì)人員應(yīng)采用能夠簡(jiǎn)化并加速系統(tǒng)設(shè)計(jì)流程的方法和工具，集成最新開發(fā)和能夠重復(fù)使用的知識(shí)產(chǎn)權(quán)(IP)，以及FPGA和第三方供應(yīng)商的IP。 軟件編程重新配置(SPR)是支持各種可編程器件(相對(duì)于一種器件系列)在SDR頻譜范圍內(nèi)應(yīng)用的設(shè)計(jì)方法。SPR方法可利用Altera 的SOPC Builder IP集成工具和Avalon流接口(Quartus工具包的組成部分)，簡(jiǎn)化了數(shù)據(jù)包、DSP、圖像和雷達(dá)處理等多種應(yīng)用領(lǐng)域的系統(tǒng)設(shè)計(jì)。 |
