|
1．驅動IC產品范圍 IR公司為用戶提供多種從單相到三相橋的驅動集成電路。所有類型都使用了高集成的電平轉換技術，簡化了邏輯電路對功率MOS管的控制。最新產品已擴展到具有驅動1200V功率器件的能力。 作為前沿技術，要求能在更高速度下開關更大的電流，雜散參數的不利影響日趨明顯和受到高度重視。本文的目的是找出它們的根源，量化驅動IC對可能引起問題的免疫力，最后，如何獲得最大的安全區。 2．橋式電路中的雜散元素 圖1描述了一個驅動IC驅動由兩個MOSFET組成的典型橋式電路，功率電路中，由器件內部的連線、引腳和PCB線組成的無用電感統一用LS1.2和LD1.2表示。 另外還有柵極驅動電路中的雜散參數，在布線路板時也應考慮。在此我們將主要討論有最大的電流和di/dt發生的橋式電路本身。在開關期間，橋式電路中快速變化的電流將會在雜散電感中產生電壓瞬變。這些瞬變會耦合到其它電路中引起噪聲問題，增加開關損耗，甚至在最壞情況下損壞IC。 3．VS負過沖原因 由于問題是由散電感引起的，隨著器件的開關，對驅動IC來說，最主要的問題是VS會負過沖到參考地以下。 相反，正過沖一般不會出現問題，IR公司已經驗證的HVIC工藝具有耐高電壓能力。 當橋電路負載為感性時，高端器件的關斷會引起負載電流突然轉換到低端的續流二極管，由于二極管開通延遲，正向壓降和雜散電感LS1+LD1使VS點負過沖到參考地以下，如圖1所示。在死區時間內，如果負載電路不能完全恢復，當低端器件硬開通時，會發生VS負過沖或振蕩。 4．VS負過沖對驅動IC的影響 IR公司的驅動IC保證，相對于COM，VS至少有5V的負過沖能力，如果負過沖超過這個水平，高端輸出將暫時鎖定在其電流狀態，VS保持在絕對最大極限內，IC將不會損壞。當負過沖起過5V后，高端輸出將不響應輸入控制信號。這種模式應當注意，但在大多應用中是可以忽略的，因為隨著開關事件的發生，高端通常不要求很快改變狀態。 5．如何避免鎖定 附錄1顯示了驅動IC的內部典型寄生二極管結構。對于任何CMOS器件，使這些二極管正向導通或反向擊穿都會引起寄生的可控晶閘管(SCR)鎖定，鎖定的最終后果難以預料，有可能暫時錯誤地工作到完全損壞器件。 驅動IC 也許會間接地被最初的過應力引起的連鎖反應損壞，例如，可想到鎖定會使兩路輸出為高，造成橋臂直通，從而損壞器件，然后損壞IC。這種失敗模式可能是應用中引起驅動IC和功率器件損壞的主要原因。 下面理論分析可以幫助解釋VS負過沖和鎖定機理的關系。 第一種情況：“理想的自舉”電路中，VCC由一個零阻抗電源供電，并由一個理想的二極管給VB供電。如圖2，負過沖將引起自舉電容過充電。例如，如果VCC=15V，VS負過沖超過10V時，將使懸浮電源達到25V以上，可能會擊穿二極管D1，并進一步引起鎖定。 現在假設自舉電源用一個理想的懸浮電源代替，如圖3，VBS將在所有環境都是固定的。注意，只有使用低阻抗輔助電源代替才能實現這個目的。 這種情況下，如果VS負過沖超過VBS，即VB低于COM，可能會因為寄生二極管D2導通而出現鎖定危險。 實際電路可能會出現在這兩種極端情況之間，而VBS有一些增加和有時VB降到VCC以下，如圖4所示。 6．監測和證實 下列信號可以在正常工作時，和高應力下（如短路或過流關斷，di/dt最高）觀察到。應該在IC管腳根部測量，如圖5。這樣驅動回路的寄生參數影響也被測量到。 測量證實負過沖的嚴重性。 （1） 高端相對于公共端的偏移；VS-COM； （2） 懸浮電源；VB-VS 多數橋電路使用上百伏電壓，就是說應選擇Y軸較遲鈍的示波器以防止輸入放大器飽和，這將使相對較小的VS負過沖很難量化。為了得到最佳分辨率，請閱讀示波器手冊，選擇最高的可利用的靈敏度。 為了測量第二個信號，該信號始終附加在變化的橋電壓上，因此要使用變 壓器將示波器懸浮起來，但是不建議用這種方法。因為容性負載將影響電路性能，有時會掩蓋問題根本原因而由于不注意而減小了dv/dt。 高帶寬差分電壓探頭（或隔離的差分輸入示波器）可以得到很好的結果，同時又允許觀測其它地為參考點的信號。然而，當比較差分探頭和常規探頭相對時間時，應注意延遲時間的差異。 高端信號（Vb、HO）的共模噪聲可以將探頭正端和探頭地端共同接到VS點測到。 不要認為低端沒有共模噪音，同樣可以將探頭和地端一起接到COM點測到。 7．一般建議 下列建議在使用驅動電路是很好的實踐和證明，無論觀察到的鎖定安全區如何。 最小化圖1中的雜質參數： 1a、使用寬線直接連接兩個器件，不要有環路和遠離； 1b、避免互相連接，這會增加很大電感； 1c、降低器件安裝高度，以減小管腳電感影響； 1d、兩個功率器件并排放置，減小線長度。 減小驅動IC雜數電感： 2a、如圖6所示連接VS和COM； 2b、使用短的直接連線減小門極電路雜散電感； 2c、驅動IC距離功率器件越近越好。 改善耦合 3a、提高自舉電容（Cb）值，至少使用一個低ESR電容，減小由于VS負過沖而產生的過充電。 3b、在VCC和COM間使用第二個低ESR電容，這個電容為低端輸出緩沖電路和自舉電路再充電推供電源，建議該值至少是Cb的十倍。 3c、盡量將去耦電容靠近相應的管腳，如圖7。 3d、如果需要在自舉二極管中串聯電阻，要確保VB不會降到COM以下，特別是在啟動時和極端頻率和占空比下。 適當的利用上述推薦方法，可以從根本最小化VS負過沖的影響，如果負過沖水平仍然很高，就應考慮減小dv/dt了。 也許可以用外部吸收電路或增加柵極驅動電阻來折衰效率和開關速率。如果系統不能允許，應適當考慮快速反并聯嵌位二極管，HEXFRED是理想的選擇。 8．提升VS負過沖免疫力 在最壞條件下，如果主要信號在確定的極限值內，就不再需要采取措施。然而，在噪聲非常大的環境中，采用上面措施，VS負過沖仍然超過，就需要進一步提高驅動IC的容錯能力。我們推薦兩種不同方法來改善負過沖免疫力。 方法A： 在VS腳到橋電路中點串聯電阻，限制當負過沖時流入VS腳的電流。當電阻為或更低時是可以的。 既然自舉電容充電經過此電阻，如圖8，如果此電阻值過大，可能在啟動時引起直通發生。如果有柵極電阻，柵極電阻應減小，以保證高端和低端柵極電阻相等。 方法B： 另外一個方法是：在COM和低端器件源極或發射極加入一個電阻，如圖9，而自舉電容充電不經過此電阻，這種方法較靈活，可選擇較大的電阻并提供很好的保護。 這個電阻可限制流入600V二極管D2的電流（圖3），同樣，驅動的對稱性要求高低端柵極電阻相等，所以低端柵極電阻應適應減小以滿足要求。 注意： 當使用的驅動IC沒有分開的邏輯地時，例如有些IC的輸入和輸出共享一個地COM，上述討論的兩種方法都可以應用，然而應注意并確保輸入邏輯在允許電平內。 9．附錄1 : IR2110寄生二極管結構 圖10是IR2110的寄生二極管結構圖，這基本體現了絕對最大額定值表。IR2110有獨立邏輯地和輸出地，在某些驅動IC中，由于管腳的限制，這兩個地合并為一個。 |
