|
1 概述 AD1555 是一種過抽樣∑-Δ調(diào)整器，它內(nèi)含一個可編程增益放大器（programmable gain amplifier,PGA）可用于低頻、大動態(tài)范圍的測量領(lǐng)域，該器件在技術(shù)上采用模擬輸入線性輸出方式，它與AD1556數(shù)字濾波器/抽樣器結(jié)合使用可構(gòu)成一款高性能的模數(shù)轉(zhuǎn)換器。由于使用了連續(xù)時間模擬調(diào)制器，因此，它們不需要外部去階梯濾波器。此外，采用可編程增益前后簡化系統(tǒng)的設(shè)計方法還擴大了動態(tài)范圍，減小了電路板的面積。同時低功耗和備用模擬的采用更使得AD1555在電池供電數(shù)據(jù)采集系統(tǒng)中成為理想的應(yīng)用選擇。 AD1555是一種采用BICMOS器件。它是一種高性能的雙極CMOS晶體管組成的模擬器件。AD1555和AD1556分別采用28腳和44腳封裝。 2 引腳功能 AD1555和AD1556的引腳排列如圖1所示。 2.1 AD1555的引腳定義 AD1555的引腳定義如下： AGND1（1腳）：模擬地； PGAOUT（2腳）：可編程增益放大器輸出； +VA：（3，26腳）：模擬電源電壓正端，額定值為+5V； -VA：（4，20，21腳）：模擬電源電壓負端，額定值為-5V； AIN（+）（5腳）：多路復(fù)合輸入，用于輸入PGA多路復(fù)合輸入的非逆變信號； AIN（-）（6腳）：多路復(fù)合輸入，用于輸入PGA多路復(fù)合輸入的逆變信號； TIN（+）（7腳）：多路復(fù)合輸入，用于輸入PGA多路復(fù)合輸入的逆變檢測信號； TIN（-）（8腳）：多路復(fù)合輸入，用于輸入PGA多路復(fù)合輸入的非逆變檢測信號； NC（9腳）：工廠自定義管腳。在正常使用狀態(tài)下該引腳懸空； CB0～CB4 （10～14腳）：調(diào)整器控制端。這些引腳可用于控制AD1555的多路復(fù)合選擇、PGA的增益設(shè)定以及備用模式。當AD1555和AD1556一起使用時，這些引腳一般直接和AD1556的CB0～CB4輸出引腳相連接。CB0～CB2主要用來設(shè)定PGA增益或進入備用模式。CB3，CB4主要用來選擇 PGA的多路復(fù)合輸入電壓； MFLG（15腳）：調(diào)制器的錯誤位，有越界信號時為高電平； DGND（16腳）：數(shù)字地； MDATA（17腳）：調(diào)制器的輸出口，輸出的位流信號在大約0.5個MCLK周期內(nèi)有效； MCLK（18腳）：時鐘輸入信號，約為256Hz，當AD1555處于掉電狀態(tài)時，MCLK保持不變。 AGND3（22腳）：模擬地，作為REFIN引腳的參考地； REFCAP1（23腳）：DAC參考濾波器，為調(diào)制器提供參考輸入，在REFCAP1和AGND3間連接一個22μF的外部鉭電容可濾除外部參考噪聲； REFCAP2（24腳）：參考濾波器； REFIN（25腳）：參考輸入； AGND2（27腳）：模擬地； MODIN（28腳）：調(diào)制器輸入，通常直接和PGAOUT相連。 2.2 AD1556的引腳功能 NC（1，21，27，28，33，37腳）：懸空； PAG0～PGA4（2～6腳）：PGA和多路復(fù)合控制輸入，在重啟或硬件模式時，可用來設(shè)定CB0-CB4的邏輯電位和結(jié)構(gòu)寄存器中相應(yīng)的狀態(tài)位； BW0～BW2（7～9腳）：輸出率控制端，在重啟或硬件模式時可用于設(shè)定數(shù)字濾波器的抽樣率和結(jié)構(gòu)寄存器中的相關(guān)狀態(tài)位； H/S（10腳）：硬/軟件模式選擇端口，高電平時為硬件工作模式，低電平時，器件被設(shè)置為向結(jié)構(gòu)寄存器的寫時序或連續(xù)寫時序； VL（11，22，44腳）：數(shù)字電源，額定3.36V或5V； DGND（12，23，24，34腳）：數(shù)字地； SCLK（13腳）：串行數(shù)據(jù)時鐘輸入端，可用于使DIN引腳的寫信號操作和DOUT引腳的讀信號操作同步傳輸； DOUT（14腳）：串行數(shù)據(jù)輸出，在讀操作的開始時開始輸出，在SCLK的上升沿時數(shù)據(jù)改變，且在SLCK下降沿之前有效； DRDY（15腳）：數(shù)據(jù)就緒，輸出為高電平時，數(shù)據(jù)準備進入輸出數(shù)據(jù)寄存器；輸出為低電平表示讀操作完成； CS（16腳）：片選端，為低電平時，引腳DIN、DOUT、和SCLK被激活；為電平時，這些引腳無效； R/W（17腳）：讀/寫選擇，設(shè)置為高電平且CS為低電平時，激活讀操作；設(shè)置為低電平時，可由DIN引腳進行寫操作； RSEL（18腳）：寄存器選擇，設(shè)置為高電平時，數(shù)字寄存器的轉(zhuǎn)換結(jié)構(gòu)由DOUT引腳輸出；設(shè)置為低電平時，狀態(tài)寄存器的內(nèi)容由DOUT引腳輸出； DIN（19腳）：串行數(shù)據(jù)輸入，在讀操作時，可由輸入轉(zhuǎn)換寄存器向結(jié)構(gòu)寄存器載入，人最高位開始，在SCLK下降沿有效； ERROR（20腳）：錯誤標志，輸出為低電平時，表示在調(diào)制器或數(shù)字濾波器中有錯誤存在，此時狀態(tài)寄存器ERROR位置1； RESET（25腳）：濾波器重啟，輸入高電平時，把狀態(tài)寄存器的有關(guān)錯誤位清零，并設(shè)置結(jié)構(gòu)寄存器中有關(guān)硬件引腳的狀態(tài)位（此操作應(yīng)在供電狀態(tài)下進行）； PWRDN（26腳）：掉電硬件控制，PWRDN為高電平且SLKIN處于第一個下降沿時，處于掉電模式； SCEL（29腳）：濾波器輸入選擇，該腳 為高電平時，TDATA引腳作為數(shù)字濾波器的數(shù)據(jù)輸入；該腳為低電平時，MODATA引腳作為輸入； TDATA（30腳）：測試數(shù)據(jù)輸入端，輸入測試數(shù)據(jù)到濾波器； SYNC（31腳）：同步輸入，通過該引腳為AD1556數(shù)字濾波器清零，以便和濾波器卷積同步； CLKIN（32腳）：時鐘輸入，額定頻率為1.024MHz； MCLK（35腳）：調(diào)制器時鐘，用于提供調(diào)制器抽樣頻率，以CLKIN頻率的1/4抽樣； MDATA（36腳）：調(diào)制器數(shù)據(jù)，該輸入引腳從AD1555接收ONES-DENSITY位流并輸入到數(shù)字濾波器； MFLG（38腳）：調(diào)制器錯誤，用于檢查調(diào)制器中越界錯誤的存在； CB0～CB2（43～39腳）：調(diào)制器控制端，主用來設(shè)定PGA增益或引導(dǎo)進入PGA備用模式，CB3和CB4用來選擇PGA所需的多路復(fù)合電壓。 3 電路描述 3.1 AD1555的調(diào)整電路 AD1555 內(nèi)部包含一個模擬多路轉(zhuǎn)換器、一個全微分可編程增益放大器和一個四級∑-Δ調(diào)制器。模擬多路轉(zhuǎn)換器允許從四個外部輸入端選擇全微分輸入、內(nèi)部參考地或外部滿偏參考電壓。全微分可編程增益放大器有五種增益設(shè)定，分別是1，2.5，8.5，34和128。五種不同的輸入范圍分別是16V，636mV， 187mV，47mV和12.4mV（根據(jù)引腳CB0-CB4的輸入決定）。調(diào)制器運行時的額定抽樣頻率為256kHz，AD1555的輸出位流與輸入電壓成比例，經(jīng)有限脈沖低通數(shù)字濾波器可濾除該位流，最后通過AD1556串行接口輸出24位字數(shù)據(jù)。濾波器截止頻率和輸出率可由片上寄存器編程或通過數(shù)據(jù)輸入引腳用硬件控制。 AD1555的動態(tài)性能和等效輸入噪聲因不的增益和輸出率而有所不同，選用PGA的不同增益設(shè)定能將系統(tǒng)總的動態(tài)范圍擴展到146dB。 AD1555在雙重模擬輸入（±5V）下工作，而數(shù)字部分在+5V下工作。AD1556在3.3V或5V電源下工作。每個裝置都可在低功耗及備用狀態(tài)下運用。 3.2 AD1556數(shù)字濾波器 AD1556 是一個線性低通FIR數(shù)字濾波器，它取AD1555的輸出位流進行過濾和抽樣。由于AD1556使用一個用戶可選擇的7檔濾波器，因而具有7種不同的抽樣率，其范圍從1/16～1/1024。AD1556的額定輸入字率為256kbit/s，輸出字率范圍從16kHz～250kHz，AD1556濾波器可取得的最大帶寬平坦度為±0.05dB，最大輸出帶寬衰叛亂為-135dB（除了OWR=16kHz外，其帶寬衰減-86dB）。其帶寬頻率和-3dB頻率分別是輸出字率的37.5%和41%。AD1556所產(chǎn)生的噪聲，甚至由于字截斷產(chǎn)生的噪聲都可能對AD1555/AD1556芯片的動態(tài)范圍造成微小的影響。除了可配合AD1555使用外，AD1556還可以與其他∑-Δ調(diào)制器組合使用。 在結(jié)構(gòu)上，AD1556濾波器部分的主要結(jié)構(gòu)是一個二級濾波器。第二級的抽樣率是4（輸出字率250Hz時，抽樣率為8），每個濾波器均是線性相應(yīng)等波的 FIR器件。由線性對稱的數(shù)據(jù)采樣器求和，再經(jīng)乘法器和加法器做卷積運算。其結(jié)構(gòu)如圖2所示。二極濾波器的結(jié)構(gòu)和一級有相似之處，主要區(qū)別是使用真正的乘法器。乘法器、加法器和輸出緩沖器分別為32，35，24位字寬，截斷字位并不會影響AD1555/AD1556芯片的動態(tài)性能。 4 AD1555和AD1556的連接電路 AD1555/AD1556組件構(gòu)成的典型應(yīng)用電路連接圖如圖3所示。 5 結(jié)束語 AD1555是包含PGA的過抽樣∑-Δ調(diào)制器，和AD1556結(jié)合使用可組成高性能的模數(shù)轉(zhuǎn)換器，可應(yīng)用于地震數(shù)據(jù)探測系統(tǒng)和自動測試等裝置。 |
