|
NEC開發出實現零待機功耗SoC所需的關鍵技術——“非易失性磁性觸發器(MFF)”。該技術可以大幅降低數字消費類設備及便攜設備的待機功耗，如可使普通的藍光/DVD錄像機的待機功耗降至原來的幾十分之一。 MFF通過采用MRAM(磁性存儲器)技術實現了具有非易失性的邏輯電路。如果用MFF替代SoC內的邏輯電路，并用MRAM替代SoC內的 SRAM，那么就可以實現整個芯片的非易失化。而且，這不會影響芯片的性能，在制造工藝上也只需在芯片的布線層之間插入磁性物質層。 由于采用了MRAM技術，所以可擦寫次數沒有限制，并且也可以支持先進工藝技術所需的1V以下的低電壓。這些特性都是其它非易失性觸發器技術所沒有的，所以，MRAM技術有很廣闊的應用前景。NEC的目標是在幾年內使用MFF技術試制出零待機功耗的SoC。 這種SoC將能夠非常精確地控制電源的開/關。例如，當用戶按下電腦鍵盤時，電腦便可瞬間啟動，操作完成之后再關斷電源。如果設備能以用戶感覺不到的非常高的速度執行這些操作，那么即使是人們在使用設備時，其功耗也可以大幅降低。 降低待機功耗 隨著顯示屏尺寸及聯網時間的持續增加，數字消費類設備的功耗也在持續增大。根據日本資源能源廳的統計，消費類行業中能源消耗的增長趨勢明顯，如何降低設備的功耗是當務之急。此外，對于便攜設備來說，由于其電池使用時間關系著產品的競爭力，所以降低功耗也刻不容緩。 在這種情況之下，各開發機構紛紛開始進行相關研究，以期開發出各種以低功耗為賣點的設備，如當檢測到房間內沒有人時就關斷電源的液晶電視、采用高效率無線功率放大器的低功耗便攜設備等。 從數字消費類設備及便攜設備等的使用狀況來看，大多數時間內，它們均處于待機模式下。所以，要實現低功耗的設備，降低待機功耗是非常重要的。在待機模式下還在消耗功率的代表性器件就是設備的核心部件——SoC。 普通液晶電視具有兩種待機模式：快速啟動模式及低功耗模式。快速啟動模式雖然能夠縮短電視的啟動時間，但必須對SoC等器件進行常時供電。在該模式下，那些最新的電視產品(40英寸)的功耗也要達到約15W。而低功耗模式會關斷包括SoC在內的電子元器件的電源，所以功耗能夠降到0.1W左右，但是，從電視再次啟動到屏幕顯示畫面大概需要花費幾秒鐘的時間。對于無需顯示的藍光/DVD錄像機來說，快速啟動模式與低功耗模式下的功耗差主要是SoC的功耗，在普通產品里，差距約為6W。 NEC的技術不僅可以保持快速啟動模式下的快速啟動特性，還可以實現低功耗模式下的超低功耗。產品的待機功耗能夠降低至目前的幾十分之一，而處于低功耗模式下的設備也能實現快速啟動。 今后，寬帶將普及到更多的家庭，也就愈發需要既方便又環保的設備。 關斷電源消除泄漏 隨著制造工藝的持續發展，SoC中的泄漏電流也在不斷增加。例如，在采用65nm工藝制造的SoC中，由晶體管泄漏電流引起的功耗占到總功耗的一半。為了抑制泄漏電流，業界開始采用被稱為“電源門控”的方法，利用開關切斷SoC內那些未處于工作狀態的電路塊的電源。這樣的概念也被應用于邏輯電路，即將必要的數據存儲在由低泄漏晶體管組成的保持觸發器中，然后再關斷電源。 但是，采用電源門控的方法后，就只能把SRAM內的數據轉移到閃存等存儲器中，否則SRAM內的數據就會丟失。此外，保持觸發器的泄漏電流雖然很小，但仍然存在，而且，為了保存數據，還需要另外獨立的電源，并且需要使用專用的EDA工具來設計芯片。 NEC開發的技術則通過使邏輯電路與嵌入式存儲器都具有非易失性，從而使得數據在電源關斷后仍得以保存。普通SoC內的邏輯電路由同步電路組成，具體來說，包括觸發器(寄存器)與組合邏輯(見圖1)。每個時鐘周期，組合邏輯的輸入及輸出數據都不同，它們均存儲在觸發器中。如果電路中采用的是非易失性觸發器，那么即使關斷電源，電路內的數據也能夠保存下來，當電源再次接通時，電路就可以從上次的狀態開始繼續工作。 圖1 同步邏輯電路 實現非易失性觸發器的方法之一是采用FRAM(鐵電存儲器)。當電源關斷時，將必要的數據保存在鐵電電容里；當電源再次接通時，再讀出數據。通過關斷整個SoC或各個電路塊的電源，就可以將待機功耗降至零。 鐵電器件的可擦寫次數比閃存多得多。現在的開發重點是在芯片正常工作時，將鐵電電容隔離在信號路徑之外，這意味著非易失性觸發器可以像傳統的觸發器一樣工作，使工程師無需考慮鐵電器件的劣化問題。 但是，如果將SoC內的嵌入式存儲器也替換為FRAM，那么可擦寫次數就會成為問題，必須進行適當的控制。此外，目前商用的鐵電存儲器的電源電壓高達1.5V。有意見認為，從鐵電器件的工作原理上來看，它們很難在1V及更低的電壓下工作。 NEC的MFF技術采用MRAM，沒有可擦寫次數的限制。嵌入式存儲器也可直接替換為MRAM。另外，由于MRAM采用電流驅動方式，所以能夠在低電壓下工作。 MRAM沒有可擦寫次數的限制 MRAM是采用磁性材料的存儲器，其基本單元是TMR(隧道磁阻)單元，主要由兩層磁性薄膜與一層絕緣膜組成，根據磁化方向的不同分別保存數據“0” 與“1”(見圖2)。讀出數據時利用了磁性材料的磁阻效應，即阻抗會隨磁化方向而改變的原理。也就是說，可將TMR單元當作可變電阻器。 圖2 MRAM的基本結構 往MRAM寫入數據時，利用的是電流所產生的感應磁場(見圖3)。目前，美國EverSpinTechnologies公司的MRAM是使電流通過存儲單元陣列內垂直相交的兩條布線來寫入數據。兩個電流感應生成的合成磁場只會加載到相應的選擇單元上，從而使得TMR單元發生磁化反轉。磁化反轉的原理也表示MRAM具有無限的可擦寫次數。 圖3 傳統MRAM的寫入方式 例如，閃存在執行寫入操作時，會在柵極上加載高壓，將硅襯底上形成的電子通過隧道絕緣膜保存到浮柵上。反復的擦寫操作會損傷隧道絕緣膜，因此，閃存的可擦寫次數只有約10萬次。10萬次左右的可擦寫次數在存儲卡等應用上沒有什么問題，但如果要用于電子設備，那就需要盡量減小擦寫頻率。 FRAM的原理則是，當在鐵電晶體上施加電壓時，晶體內氧原子的位置會發生變化而出現極化現象。雖然施加的電壓較低，但由于是比電子大很多的原子發生移動，所以晶體內部會產生較大變形。FRAM的可擦寫次數最大可達1010~1012次，雖然遠大于閃存，但在應用中仍然需要對擦寫次數加以控制。 MRAM寫入時利用的磁化變化只會改變電子的狀態(自旋)，即使在施加高壓的情況下也不會改變原子的位置。因此，磁性材料的負載非常小，沒有可擦寫次數的限制。在目前的半導體存儲器中，只有MRAM具有上述特性。 兼顧高速與高穩定性 NEC認為，無擦寫次數限制的MRAM可以用作SoC的嵌入式存儲器，所以，公司從2006年就開始針對此項應用著手開發高速MRAM。NEC提出的方案是采用由2個晶體管與1個TMR單元構成的2T1TMR結構的存儲單元。該存儲單元采用1個阻抗可變的TMR單元取代了構成傳統SRAM存儲單元的6 個晶體管中的4個晶體管(見圖4)。 圖4 可高速寫入的2T1TMR存儲單元 2T1TMR單元的特征是每個存儲單元的寫入線是獨立的，寫入線的作用是用于產生寫入磁場。傳統的1T1TMR結構的存儲單元是通過所有存儲單元共有的位線來產生寫入磁場，那種情況下會出現半選擇單元，即只受位線產生的磁場影響，而不受字線產生的磁場影響的單元。當存在半選擇單元時，為了防止誤寫入，就需要非常精確地控制寫入電流，因此很難提高工作速度。而2T1TMR存儲單元內不存在半選擇單元，所以可以在幾百MHz的高頻下工作。 此外，由于寫操作與讀操作的電流路徑完全獨立，因此不會引起誤操作，例如因為讀操作而導致誤寫入。具體來說，寫操作與SRAM一樣，通過互補的一對位作是將讀出位線(RBL)上流過的電流與參考電流進行比較，以判斷是“0”還是“1”(是高阻抗還是低阻抗)。而且，位線與字線在未選擇時都處于接地狀態，因此存儲單元內不會像SRAM那樣有泄漏電流。 此次開發的MFF也應用了2T1TMR存儲單元技術，不僅能夠提供高速度，而且誤操作少，穩定性好，在可擦寫次數上也沒有限制。制造工藝也與以往的 CMOS工藝基本相同，由于TMR單元的膜較薄，因此可以插入到芯片的布線層之間(見圖4)。而且，由于形成TMR單元時的溫度不高，所以不會影響晶體管的特性。 2T1TMR存儲單元的優點是誤操作少、設計自由度高，利用它能夠開發出各種存儲器單元(見圖5)。例如，NEC正在開發的由5個晶體管和2個TMR 單元組成的5T2TMR單元，可以進一步提高速度，工作頻率可高達500MHz。 圖5 采用MRAM存儲單元實現完全非易失的SoC |
