|
隨著消費類電子功能需求的增加，HDMI作為新一代的數字音視頻接口越來越多的應用到消費類電子產品上。帶HDMI功能的電子產品大量問世，HDMI的接口數量也隨之增加。數字電視作為音視頻表現的一種載體，其HDMI接口的應用主要作為數字音視頻數據的接收端。為了能使數字電視連接更多的HDMI設備，許多集成電路設計公司都適時推出了三選一或四選一的HDMI開關，用于滿足HDMI接收端多接口的需求。本文主要介紹基于Parade公司的一款三選一HDMI開關PS321的應用設計。 硬件設計 1 芯片選型 PS321作為一款三選一的HDMI開關，與其他廠商相類似的產品相比較具有較多優(yōu)勢。將PS321與另一款通用的三選一HDMI開關進行比對，結果如表1所示。 從以上比對中可以看出PS321具有以下優(yōu)勢。 ● 在數據傳輸率、HDMI線傳輸距離、節(jié)能以及ESD（防靜電）方面具有優(yōu)勢； ● 支持I2C控制，方便設計者使用； ● 內置EDID緩存，無須在HDMI接口上外加用來存儲EDID數據的E2PROM，從而降低電路成本； ● 內置均衡器，可調節(jié)增益，用來彌補HDMI信號在線路上的傳輸損失。 2 電路設計 ①DDC接口電路設計 DDC（顯示數據通道）主要用于HDMI源端設備（Source）與接收端設備（Sink）之間進行EDID數據及HDCP密鑰的交流。通過EDID交流，源端設備可以了解到接收端設備音視頻的接收能力；通過HDCPKey的交流，可以實時的進行數據流的內容保護認證，從而達到數據內容保護的目的。DDC的電路方式與I2C電路相同，因此在DDC電路設計中，設計者要考慮到DDC線路的電平。按照HDMI 1.3a規(guī)范，HDMI源端DDC的上拉電阻最小為1.5kΩ，考慮到HDMI認證中DDC電平的要求（在 4.5～5.5V之間），將DDC信號均通過10kΩ的電阻上拉到HDMI接口的第18引腳（HDMI源端5V電源），如圖1所示。經計算，源端與接收端的DDC總上拉電阻的最小值為R總上拉min=1.5kΩ‖10kΩ=1.3kΩ。經測試，接收端DDC的電平約為4.68V，因此滿足HDMI認證要求；而DDC總上拉電阻的最小值1.3kΩ也滿足I2C的規(guī)范。 圖1 DDC接口電路圖 由于PS321的DDC內部有弱上拉，當HDMI接口未接HDMI源設備時，DDC內部的上拉電平會通過10kΩ的電阻傳遞到HDMI接口的第18引腳，導致HDMI接口的第18引腳電平大于1.5V，不滿足HDMI認證要求。因此需要將HDMI接口的該引腳接一個3.6kΩ的電阻到地。經測試，當HDMI接口未接HDMI源設備時，HDMI接口的第18引腳電平約為0.5V，滿足HDMI認證要求。 ②均衡器設計 均衡器設計主要是針對弱信號做必要的信號整形，以保證HDMI數據傳輸的完整性。在I2C工作方式下，可通過寄存器來設置均衡器的增益大小。3個HDMI輸入端口的均衡器增益大小可以分開調節(jié)，如表2所示。設計者可以通過3個HDMI輸入端口信號的損失情況來決定采用哪一擋。 進行如下測試：準備兩根HDMI線，一根長5m，一根長10m，在均衡器增益均為默認值下同樣傳輸2.25Gb/s數據率的信號，得到如圖2所示的數據眼圖。經比對，10m長的傳輸眼圖的面積比5m的小，但還不影響傳輸信號的完整性。設計者在使用均衡器設計時，需要判斷信號的強弱以決定采用哪一擋的增益。目前在電視設計中經常遇到需要一個側置的HDMI接口，而HDMI開關通常在主板上，離側置的HDMI接口有一段距離。當然此距離一般不會超過1m，采用標準的HDMI線不會影響到信號質量，但是如果采用普通的連接線就可能造成信號失真。此時需要通過適當提高均衡器的增益大小，以保證信號傳輸的完整性。如圖3所示。左側為PS321輸入端采集的普通連接線的傳輸信號，可以看到眼圖面積變小，信號的損失很大；右側為經過PS321提高均衡器的增益后采集的傳輸信號，可以看到信號經整形后恢復完整性。 圖2 2.25Gb/s數據率的傳輸眼圖 圖3 提高均衡器的增益以保證信號傳輸的完整性 ③TMDS信號的PCB設計 HDMI數據流以TMDS信號形式傳輸，包括三對差分數據線和一對差分時鐘線。根據HDMI1.3a規(guī)范，要求TMDS差分阻抗為100Ω±15％。如果按照兩層PCB來設計，如圖4所示。經計算，兩層PCB的厚度為61.2＋1.9 ＋1.9＝65mil，約為1.6mm；PCB板材的介電常數為4.2。根據TMDS差分阻抗為100Ω的目標要求，將以上參數帶入差分阻抗計算軟件Polar Si9000中計算，將得到PCB設計的指導參數，如圖5所示。 圖4 雙層PCB架構 圖5 差分阻抗計算 從圖5中可以得出以下PCB設計參數：差分走線寬度為12.5mil；差分線間距為5mil；差分阻抗約為100Ω。 軟件設計 1 HPD操作設計 HPD（Hotplug熱插拔）操作設計是HDMI接口軟件設計的一個重要環(huán)節(jié)，它是由接收端設備（Sink）發(fā)出的，在與HDMI源端設備（Source）之間建立正式通信的前奏信號。HPD信號電平為高時表示接收端設備已經準備好了，允許源端設備訪問接收端設備。 在HPD操作的軟件設計中，要考慮如下兩個因素。 一是HDMI源端設備輸出的電源腳（HDMI接收端插座的第18引腳）的檢測。如果HDMI接收端插座的第18引腳為低電平，表示HDMI源端設備未準備好，此時接收端設備應把HPD信號置低電平；如果HDMI接收端插座的第18引腳為高電平，表示HDMI源端設備已準備好，此時接收端設備根據自身的情況可以有選擇的將HPD信號置高電平，以通知HDMI源端設備，表明接收端設備也準備好。 二是源端與接收端通信失敗下的模擬HPD操作。當HDMI源端與接收端的通信剛建立時可能出現HDCP-KEY讀取失敗或EDID數據讀取錯誤的情況，造成HDMI工作不正常，此時為了恢復正常的通信，需要進行模擬的HPD操作，即由接收端設備將HPD信號從高電平拉為低電平，HPD低電平持續(xù)100ms左右，再拉回高電平，這樣源端設備會檢測HPD信號的跳變，重新發(fā)起讀取操作，為建立正常通信做進一步的嘗試。這種軟件模擬HPD的操作可以在不需要人為熱插拔操作的協助下以模擬硬插拔的方式來重建HDMI的正常通信，從而可以消除通信不穩(wěn)定引起的故障�？紤]到以上兩個因素，設計者可以很容易地掌握HPD操作的軟件設計流程，如圖6所示。 圖6 HPD操作的軟件設計流程 2 CEC操作設計 CEC（消費類電子控制）操作是HDMI接口的一個重要擴展功能，它采用“一線”（OneWire）通信方式，將HDMI的設備連通起來，使HDMI設備之間的操作簡單化。如果PS321采用內置的EDID緩存區(qū)來配置，那么PS321的CEC操作設計主要是CEC物理地址的分配，如圖7所示。 圖7 CEC物理地址分配 CEC物理地址的分配有兩種方式：硬件方式和軟件方式。 ①硬件方式 當HDMI接收端設備上電后，系統(tǒng)通過I2C將EDID數據包括HDMI端口1的物理地址寫入PS321的EDID 緩存區(qū)，HDMI 3個端口的物理地址分配如下：端口1默認為1.0.0.0；端口2和端口3的物理地址由PS321 以硬件方式在端口1默認地址的基礎上實現“自動加一”操作獲得，因此端口2為2.0.0.0；端口3為3.0.0.0。 以硬件方式獲得的CEC物理地址是固定的，不能改變，因此HDMI端口2和端口3的物理地址是不能改變的。 硬件方式設置CEC物理地址的流程如圖8所示。 圖8 硬件方式設置CEC物理地址的流程圖 ②軟件方式 HDMI端口1的物理地址來自EDID緩存區(qū)，是由系統(tǒng)通過I2C將EDID數據包括HDMI端口1的物理地址寫入PS321的EDID緩存區(qū)，這一點與硬件方式相同。HDMI端口2和3的物理地址存在專門的寄存器中，調用時將其映射到EDID緩存區(qū)。以軟件方式設置的CEC物理地址可以更改。軟件方式設置CEC物理地址的參考流程代碼如下： Set HPD Low //將HPD信號設為低電平 WriteREG(Page0.0x10,0x01) //激活軟件方式設置CEC物理地址 Load EDID to PS321 EDID Buffer for HDMI1 //將EDID數據包括HDMI端口1的物理地址寫入EDID緩存區(qū) Load CEC Physical Address location to Page0.0x17 //將CEC物理地址的位置寫入寄存器0x17 Load CEC Physical Address&checksum for HDMI2 to Page0.0x11～0x13 //將HDMI2物理地址及校驗碼寫入寄存器0x11～0x13 Load CEC Physical Address&checksum for HDMI3 to Page0.0x14～0x16 //將HDMI3物理地址及校驗碼寫入寄存器0x14～0x16 WriteREG(Page0.0x10,0x07) //3個HDMI端口的EDID及CEC物理地址已準備好 Set HPD High //將HPD信號設為高電平 結語 通過PS321的應用設計，可以進一步的了解HDMI開關在軟硬件設計方面的設計要點。隨著HDMI接口的大量使用以及高清音視頻數據流的發(fā)展，HDMI開關將開發(fā)出集成更多、更新的功能應用，例如，TMDS信號自適應均衡化功能；HDMI-CEC指令接收、解碼及發(fā)送等功能。 |
