|
日歷時鐘芯片應(yīng)用非常廣泛，例如在IC卡電子門鎖中，可利用日歷時鐘芯片的定時時鐘計數(shù)功能，在IC卡內(nèi)輸入客人住房時的時間段，只有當(dāng)時間段所包含的時間與日歷時鐘所記錄的時間一致時，方可開門，否則IC卡為無效卡。 利用Synopsys公司提供的集成電路設(shè)計工具VCS和DC，設(shè)計了一個帶有48字節(jié)RAM的日歷時鐘芯片，包括該芯片RTL級代碼的編寫、功能仿真和綜合，達(dá)到了預(yù)期的目標(biāo)。該芯片的具體性能指標(biāo)是：工作電源電壓為2.5～6V；日歷時鐘工作電源和RAM數(shù)據(jù)保持電源電壓為1～6V；工作電流最大為50μA；四年日歷時鐘，24或12小時格式，32.768kHz時基；48字節(jié)RAM，自動字節(jié)地址增量；具有可編程的鬧鐘、定時和中斷功能。 1 ASIC設(shè)計概述 隨著深亞微米技術(shù)的發(fā)展，數(shù)字集成電路的規(guī)模已經(jīng)發(fā)展到上百萬門。未來的二十多年里，一塊ASIC芯片中將會達(dá)到上千萬門的規(guī)模。這樣的電路規(guī)模，仿真和綜合優(yōu)化在開發(fā)過程中發(fā)函來發(fā)函重要。較復(fù)雜的數(shù)字電子系統(tǒng)設(shè)計往往采用自頂向下(Top-Down)的方法，設(shè)計流程可以分為以下幾個主要的部分：系統(tǒng)級設(shè)計、設(shè)計實現(xiàn)、設(shè)計驗證和流片封裝。深亞微米工藝下的ASIC設(shè)計流程如圖1所示。 本文主要介紹芯片的系統(tǒng)級設(shè)計和所有邏輯設(shè)計，生成可供物理設(shè)計的經(jīng)過驗證的門級網(wǎng)表文件。 2 芯片的系統(tǒng)級設(shè)計 系統(tǒng)級設(shè)計是芯片設(shè)計的第一步，也是關(guān)鍵的一步。首先根據(jù)設(shè)計要求提出設(shè)計構(gòu)想，然后再對這一構(gòu)想進(jìn)行細(xì)化。本設(shè)計把整個系統(tǒng)分成幾大模塊，即產(chǎn)生32.768kHz的振蕩器（這個模塊不用設(shè)計）、256分頻器、48字節(jié)RAM和地址寄存器。設(shè)計構(gòu)想如圖2所示。 RAM中的00～0FH單元是一些帶有特殊功能的寄存器，00H單元是控制芯片所有功能和操作的狀態(tài)寄存器，通過設(shè)置狀態(tài)寄存器，可以選擇32.768kHz時鐘模式或計數(shù)模式。在日歷時鐘模式中，1/128秒、秒、分、小時、年/日期、星期/月都是以BCD碼分別存放在01H～06H單元的寄存器中；而在事件計數(shù)模式中，則對輸入到振蕩器輸入端（OSCI）的脈沖計數(shù)，事件計數(shù)器為6位BCD碼。07H單元是能存儲最大數(shù)為99天的定時器。08H是控制定鬧、定時和中斷輸出功能的鬧鐘控制寄存器。09H～0FH單元用于儲存用戶信息。 對于這樣的設(shè)計，傳統(tǒng)的方法是使用中小規(guī)模集成電路來構(gòu)成，本文則用Verilog HDL描述來實現(xiàn)。整個芯片采用模塊化設(shè)計方式和Top-Down設(shè)計方法，根據(jù)寄存器的不同劃分成模塊，然后用測試程序TestBench對頂層模塊進(jìn)行仿真；仿真通過后利用廠家提供的工藝庫及時序約束腳本文件對其進(jìn)行綜合；綜合通過后生成門級網(wǎng)表文件，然后再用廠家提供的仿真庫對門級網(wǎng)表進(jìn)行綜合后仿真。本文設(shè)計用到的工藝庫是臺灣旺宏公司（Macronix,MXIC）提供的基本單元庫（slow.db和fast.db）、基本符號單元庫（slow.sdb）和用于綜合后仿真的庫文件仿真庫（models.v）。 這是一個同步時序電路的設(shè)計，所以保證正確的時序是設(shè)計的關(guān)鍵，本設(shè)計中有四個時鐘： （1）系統(tǒng)時鐘clksys,是外部微控制器提供的時鐘信號，用作寄存器讀、寫時鐘信號； （2）測試時鐘clktest，是整個芯片的測試時鐘信號，一般限于廠家使用。 （3）時基時鐘clk32，定時方式時，外部石英晶振提供的32.768kHz振蕩信號經(jīng)過256分頻后得到時鐘信號（evt128），作為RAM前16字節(jié)特殊寄存器的同步時鐘信號。 （4）計數(shù)時鐘clkevt，計數(shù)模式時的外部計數(shù)脈沖信號。 圖3是日歷時鐘頂層模塊端口示意圖，讀選通信號w、寫選通信號r、片選信號csn和RAM地址控制信號addr[5:0]是由外部微處理器提供的。當(dāng)寫信號w為真時，將輸入數(shù)據(jù)datin[7:0]寫入存儲器被選中的地址；當(dāng)讀信號r為真時，將從存儲器被選中的地址中輸出數(shù)據(jù)datu[7:0]。當(dāng)滿足下面兩個條件之一時，中斷請求信號intz輸出低電平：①00H單元中的第0位為1，并且08H單元的第3位為1。 由于篇幅有限，在這里只寫出頂層模塊rtc的部分設(shè)計程序，具體如下： 在頂層模塊中調(diào)用了根據(jù)不同功能而編寫的20個子模塊，如ctl_status.v、sec.v和ram.v等。其中RAM存儲器的1F～2FH單元是模擬電路，要用全定制的方法生成。而在數(shù)字集成電路設(shè)計中，仿真時經(jīng)常要用到存儲器的行為模型，這里給出的行為模型ram.v用于仿真。 3 利用EDA工具進(jìn)行系統(tǒng)仿真 設(shè)計人員利用先進(jìn)的EDA工具作為測試平臺，以驗證數(shù)字電子系統(tǒng)設(shè)計模塊的邏輯功能和時序功能。雖然不同的EDA工具提供的平臺不同，但都可以對被測試對象加載激勵信號，并通過波形輸出、文件記錄輸出等方式觀察和比較仿真結(jié)果。加載激勵信號需要設(shè)計人員設(shè)計測試程序（TestBench），對于較大規(guī)模的系統(tǒng)設(shè)計，測試程序的設(shè)計有時比本身的程序設(shè)計還要復(fù)雜。 在本文的設(shè)計中，首先對每一個子模塊設(shè)計一個測試程序，單獨進(jìn)行邏輯仿真，然后再設(shè)計一個測試程序?qū)φ麄�設(shè)計進(jìn)行邏輯仿真。由于篇幅有限，在這里僅寫出sec.v的部分測試程序，具體如下： 利用Synopsys公司的仿真工具VCS進(jìn)行仿真，無論在功能上還是在時序上，都完全符合要求。 4 利用EDA工具進(jìn)行綜合和優(yōu)化 綜合是利用芯片制造商提供的基于電路單元（綜合庫）實現(xiàn)用硬件描述語言描述的電路功能。現(xiàn)在許多優(yōu)秀的綜合工具都能借助現(xiàn)有的綜合庫將Verilog HDL源代碼進(jìn)行綜合，轉(zhuǎn)化成門級電路圖，并且可以根據(jù)設(shè)計者施加的約束條件對電路進(jìn)行優(yōu)化，產(chǎn)生面積或者速度達(dá)到最優(yōu)的結(jié)構(gòu)，并生成相應(yīng)的邏輯網(wǎng)表以供后端設(shè)計使用。 綜合時要進(jìn)行延時計算和設(shè)計規(guī)則檢查，需要設(shè)置的相關(guān)內(nèi)容主要包括：操作環(huán)境、導(dǎo)線負(fù)載模型、設(shè)計約束、設(shè)計規(guī)則約束。通常情況，設(shè)計者要先編輯一個包括這些設(shè)置的腳本文件（例如本文編輯的腳本文件rtc.tcl），啟動邏輯綜合工具DC后就可，執(zhí)行文件中的各條指令了。綜合的過程如圖4所示。下面利用日歷時鐘實例簡單介紹這一過程。 （1）建立設(shè)計環(huán)境 臺灣旺宏公司的0.35μm CMOS標(biāo)準(zhǔn)單元綜合庫slow.db和fast.db包含了與非、或非、非門等基本邏輯單元，還有選擇器、與或非、或與非等較復(fù)雜的組合邏輯以及DFF（D觸發(fā)器）等時序邏輯單元。利用該庫可以這樣來建立環(huán)境： set target_library {slow.db fast.db} set link_library {*slow.db fast.db} set search_path "/home/tools/synopsys/library" (2)讀入HDL描述 如果讀入多個模塊，首先應(yīng)該讀入的是頂層模塊。要將當(dāng)前的設(shè)計設(shè)置為頂層模塊，可以這樣來設(shè)置： read_verilog "home/design/rtl/rtc.v" read_verilog "home/design/rtl/see.v" current_design rtc (3)定義環(huán)境變量 環(huán)境變量輸出網(wǎng)表和輸出報告等路徑設(shè)置可以這樣來定義： netlist_path = "home/design/netlist" report_path = "home/design/report" (4)定義性能約束、時序約束和面積約束 性能約束主要包括創(chuàng)建時鐘、輸入延遲和輸出延遲等；綜合的目標(biāo)是得到最小的面積。可以這樣來設(shè)置： (5)編譯 用compile命令進(jìn)行編譯即可。 （6）寫門級網(wǎng)表 綜合后的門級網(wǎng)表可以用edif文件形式保存，也可以用.V文件形式存放，采用如下命令： write-format verilog-hierarchy-output $netlist_path/rtc.vg 此外，還需要保存延時信息，以便綜合后仿真，延時信息一般放在.sdf文件中，采用如下命令： write_sdf ﹩netlist_path/rtc.sdf-version 1.4 (7)給出報告 可以報告綜合出的面積、時序信息、違反約束路徑以及單元的個數(shù)等，并存放到定義的目錄文件中，下面舉幾個例子： report_area ＞$report_path/area.rpt report_timing ＞$report_path/timing.rpt report_constraint-verbose-all_violators $report_path/constrain.rpt 利用Synopsys公司的邏輯綜合工具DC進(jìn)行綜合和優(yōu)化非常成功。 本文設(shè)計主要描述帶有48字節(jié)RAM的日歷時鐘芯片的邏輯設(shè)計過程，并對其成功地進(jìn)行了代碼編寫、仿真和綜合，版圖設(shè)計等。當(dāng)然，本邏輯設(shè)計不是一蹴而就的。在此過程中，對各種異常情況都需要認(rèn)真分析和反復(fù)調(diào)試。 |
