|
DDR-SDRAM，即雙數據速率同步DRAM，簡稱DDR。DDR因其更為卓越的性能 (起初的數據速率為266MBps，后來提升至400MBps，而一般SDRAM只有133MBps)、更低的功耗以及更具競爭力的價格，已經在桌面和便攜式應用中頗為流行。最近推出的第二代DDR或稱DDR2 (JESD79-2A)，數據速率從400MBps提升到了667MBps。因此與之前的SDRAM技術相比，DDR存儲器需要更加復雜和新穎的功率管理結構。 DDR功率管理結構 圖1所示為第一代DDR存儲器的基本功率管理結構。在DDR存儲器中，輸出緩沖器是推挽式結構，而輸入接收器處于差分結構。這就需要參考偏置中點電壓VREF以及能夠供應和吸收電流的電壓終端匹配。后一個特點 (供應和吸收電流) 是DDR VTT終端匹配與PC主板上其他終端匹配的不同之處。值得注意的是，前端系統總線 (FSB) 的終端匹配將CPU連接至存儲器信道中心 (MCH)，由于只是正極信號的終端匹配，該終端只需要電流吸收功能。因此，這種終端匹配不適用于DDR VTT終結結構，需要新型的功率管理設計。 圖1 DDR功率管理結構示意圖較差情況下的電流消耗 第一代DDR存儲器的邏輯門供電電壓是2.5V。在芯片組的輸出緩沖器和存儲器模塊上相應的輸入接收器之間，通常有一條走線或小分支，需要利用圖1所示的電阻RT和RS進行適當的終端匹配。將包括輸出緩沖器在內的所有阻抗都計算在內的話，每個終結的走線可以吸收或供應電流 16.2mA。如果系統接收器和發射器之間的走線比較長，可能兩端都需要終端匹配，這樣便需要雙倍的電流。 DDR邏輯所需的2.5V VDDQ有 200mV的容差。為了維持噪聲性能，DDR終結電壓VTT必須能夠跟蹤VDDQ。VTT必須等于VDDQ / 2或約為1.25V，精度要求為 3%。最后，參考電壓VREF必須在VTT 和 VTT+40mV的范圍。電壓能夠跟蹤，加上VTT必須同時具有電流供應和吸收能力，對DDR存儲器功率管理來說是個獨特的挑戰。 -VTT 終端匹配 假設128MB存儲器系統的結構如下： 128位寬總線； 8個數據閘門； 8個掩碼位； 8個Vcc位； 40個地址線 (2組20個地址線)。 共192線， 每條線路消耗的電流為16.2mA，最大電流消耗為：192 16.2mA = 3.11A（峰值）-VDDQ供VTT吸收電流時，VDDQ提供電流。VDDQ電流是單極的，最大值等于VTT的最大電流，即3.11A。 平均功耗 一個128MB存儲器系統一般由8x128Mb器件組成，其平均功耗為990mW，不包括VTT終結功率。來自VDDQ的平均電流IDDQ。同樣，終結電阻所消耗的功率PTT為660mW 。最后，因為VREF供電電壓的阻抗很低，可以得到很好的抗噪性能 (＜5mA)，因此VREF的電流IREF值可以足夠大。 128MB DDR存儲器功率管理系統設計的主要靜態參數總結如下： VDDQ = 2.5V, IDDQ =0.396A 平均值, 3.11A 峰值 (供應) VTT = VDDQ /2=1.25V, ITT = 0.528A 平均值, 3.11A 峰值 (供應和吸收) VREF = VDDQ /2=1.25V, IREF = 5mA。 當然，如果利用VDDQ為終端匹配之外的其他負載供電，其容量必須相應提高。 瞬態工作模式 DDR存儲器的指導文檔JEDEC JESD79和JESD 8-9規定VTT電壓必須等于VDDQ電壓的一半，容差為 3%。該容差應包括由線轉換所引起的總線負載瞬態值。然而，這沒有提及兩個評估供電電壓VTT的電容要求所需的規格：JEDEC規范沒有說明VTT跟隨VDDQ需要多大的帶寬，也沒有規定VTT的最大負載瞬態值。 實際上，該規范的目的是實現最大的抗噪性能。因此，盡管沒有硬性規定VTT在任何時候都必須等于VDDQ的一半，但是所用的帶寬越大，系統就越穩定。出于這個原因，有必要采用寬帶開關轉換器來生成VTT。 對于VTT負載瞬態值，電流可以從 +3.11A下降到 -3.11A，從供應電流轉向吸收電流。這種以40mV為門限的6.22A電流下降需要ESR僅7m 的輸出電容。然而，有兩個設計考慮緩和了這一要求。第一是實際DDR存儲器所吸收的電流并沒有到達3.11A，測量結果表明典型電流在0.5～1A的范圍內。第二，吸收和供應電流之間的轉換很快，甚至連轉換器都覺察不到。從正向最大電流轉向反向最大電流要求總線所有的1狀態轉換到0狀態，然后保持在那一狀態，時間至少等于轉換器帶寬的反相時間。由于這個時間在10微秒數量級，加上總線運行速率為100MHz，因此要在全部0狀態保持1000個周期！事實上，VTT的輸出電容只需要達到40m 。 待機工作模式 DDR存儲器可支持待機工作模式。在這種模式下，存儲器仍保留其內容，但不能被主動尋址。例如，在筆記本電腦待機時，存儲器芯片不與外界通信，因此可關閉VTT總線電源以節省電能。當然，VDDQ必須保持上電狀態以便存儲器保存其內容。 線性方式與開關方式 前面已提及，DDR系統的平均功耗為： P_{DDQ}=990mW P_{TT}=660mW 總量為： P_{TOTDDR}=990mW + 660mW = 1650mW 而同類SRAM系統的消耗為2040mW。 如果采用線性調壓器來終結VTT，那么PTT功率效率為50％，這是根據Vout/Vin = VTT /VDDQ = 0.5來確定的。這意味著VTT調壓器要消耗額外的660mW功率，使得總平均功耗上升至1650mW + 660mW = 2310mW。這一數字比SDRAM的功耗還高，因而也就抹殺了DDR存儲器低功耗的優點。就PDDQ而言，大部分功耗優勢來自2.5V的VDDQ，傳統SDRAM的電壓為3.3V。然而，一般的PC機箱所提供的電壓為3.3V，而2.5V電壓需要通過主板提供。除非有一個有效的調壓方案來生成VDDQ，否則將再一次失去功耗優勢。因此，應采用開關調壓方式來處理DDR存儲器的PDDQ和PTT功率。 第二代DDR (DDR2) 對于DDR2，VDDQ從2.5V下降到1.8V，而VTT從1.25V下降到0.9V，其吸收/供應電流能力為 13.4mA。因此，DDR2的功耗要比第一代DDR小得多，例如，DDR2-533的功耗只是DDR-400的一半。前面提及的所有DDR靜態和動態情況都適用于DDR2。DDR2的終結方案與圖1中的DDR方案稍有不同，因其終結電阻在芯片內，而不是在主板上。盡管如此，DDR2仍然需要一個外部VTT終結電壓。鑒于DDR2的功耗較低，因此可以使用VTT線性調壓器，特別是在簡單性和成本考慮比功耗更重要的情況下。 專為DDR和DDR2存儲器而設的FAN5236 目前市場可供選擇的DDR功率IC很多。例如，飛兆半導體的FAN5236就是專為DDR存儲器系統設計的完整功率芯片。它在單個芯片內集成了VDDQ開關控制器、VTT開關控制器及VREF線性緩沖器。VDDQ開關控制器可工作于5"24V范圍內的任何電壓。而VTT開關則不同，其輸入是VDDQ，而且與VDDQ同步切換。這兩種開關的電壓輸出范圍都介于0.9～5.5V。由于總線由VDDQ的2.5V (DDR) 或1.8V (DDR2) 驅動，并為VTT 的1.25V (DDR) 或0.9V (DDR2) 所終結，功率在某種程度上在VTT 和VDDQ之間流通。從VDDQ獲取VTT 可以減少總流通功率，因而減少流通功耗。VTT開關也可以被關閉進入待機狀態。圖2為FAN5236的一個典型應用，表1則列出一個4A連續、6A峰值VDDQ應用的相關材料清單 (BOM)。該電路很容易針對DDR2應用，將VDDQ調整為1.8V (通過分壓電阻R5/R6)，將VTT調整為0.9V。 未來趨勢 正如多年來的一貫趨勢，用戶需要更大的存儲容量來運行更大的軟件。如某些服務器板等系統在設計時已帶有大容量DDR，有些容量甚至達到16GB。要給這種系統供電，僅降低DDR的功耗是不夠的，因此需要轉向新的DDR2存儲器技術。雖然DDR2的發展還處于起步階段，但業界已經開始討論下一代PC存儲技術DDR3了，不過預計DDR3在2007年或之后才可進入市場。 |
