|
AD9883A是專為個人電腦和工作站的RGB圖像信號采集而設計的接口芯片，廣泛應用于各類高清CRT、平板電視、微顯背投和投影儀等系統。 AD9883A特性 AD9883A內部包含具有300MHz輸入帶寬的8位140MSPS ADC、PLL和可編程的增益、復位、嵌位控制，用戶只需要提供3.3V的電源、模擬輸入、Hsync和COAST信號。140MSPS的采樣轉換率最高支持1280×1024（75Hz刷新）分辨率的信號。 AD9883A包含所需的輸入緩沖器，信號直流恢復（采樣）、復位、增益（亮度和對比度）調整、像素時鐘發生器、采樣相位控制和輸出數據格式化，所有的控制都可以由雙線制串行總線控制。由于電路設計更簡潔，芯片受物理和電子環境的影響很小。其典型功率為500mW，使用溫度范圍為0～70℃。 AD9883A所有的數字輸入為3.3V CMOS電平，但5V的輸入電平也不會對芯片造成任何損壞。AD9883A 有紅、綠和藍三個高阻抗模擬輸入腳，它們的有效信號電平為0.5～1.0VP-P，信號一般先通過DVI連接器、15針D型連接器、RCA同軸連接端子或BNC連接器。AD9883A的內部功能如圖1所示，它在PCB上的位置應盡量接近實際輸入，信號必須通過適配電阻（一般為75Ω）連到芯片。 圖1 AD9883A內部功能框圖 AD9883A特殊引腳功能要點 輸出 HSOUT：輸出行同步經過相位調整的副本，極性和幅度可通過串行總線寄存器控制。行同步取決于串行數據的不斷調整。 VSOUT：輸出視頻場同步經過相位調整的副本，輸出極性由串行總線寄存器位控制。它在所有模式圖像傳輸的過程中有效。 SOGOUT：該腳從綠色幅度限制比較器或未處理的行同步副本輸出。 RED/GREEN/BLUE：對應R/Cr、G/Y、B/Cb數據輸出，最高位為MSB。從像素采樣到輸出的延時是固定的。 DATACK：該引腳通常為輸出數據和HSOUT的外部邏輯提供主時鐘輸出信號，它由內部時鐘產生，并與內部取樣時鐘同步。 輸入 RAIN/GAIN/BAIN：R/Pr/Cr、G/Y、B/Pb/Cb模擬圖像信號的高阻抗，獨立輸入。 HSYNC：該引腳接受一個邏輯信號，用于參考建立行時序，并為圖像時鐘產生器提供參考頻率。其輸入還包含噪聲抑制施密特觸發器，輸入極限位1.5V。 SOGIN：嵌入同步提供一個輔助處理信號。該引腳連到一個帶有內部閾值的高速比較器，閾值可由程序控制，以10mV為步長，從輸入信號波谷上方10～300mV，缺省閾值為150mV。 CLAMP：在嵌位功能腳設置為1時有效。當禁止時，該引腳被忽略，嵌位時序由內部計時器延時決定。不用時，該引腳必須接到地，并且通過程序將該功能設置為0。 COAST：用于在停止行同步輸入時繼續產生一個和當前頻率相位一致的圖像時鐘信號，該引腳信號一般不由PC產生，不用時必須接地，并且通過程序將該功能設置為1；或接高電平（通過10kΩ的電阻上拉到VD）并通過程序將該功能設置為0，上電時該功能設置缺省值為1。 電源 VDD：大量的輸出引腳（共25個）高速（高達110 MHz）觸發會產生電源干擾，將這些引腳的電源和VDD分離可以將敏感的模擬電路干擾降到最小。如果AD9883A使用較低的邏輯電平，VDD可以連接2.5V的兼容電源。 REF BYPASS：內部1.25V參考分壓電路，它必須通過0.1μF的電容連到地，精確度為4%，溫度系數為50ppm/℃,對于AD9883A的大部分應用是足夠的，如果需要更高精確度，可以提供一個外部參考。 MIDSCV：內部中級電壓參考旁路，必須通過0.1μF的電容連到地，這個精確電壓隨綠色增益改變，相位時鐘發生器PLL需要外部濾波，可將噪聲和寄生效應降到最小。 PLL設置 AD9883A的片上PLL可基于行同步頻率產生像素時鐘，可編程注冊器可提供最優的PLL性能，主要用于定義VCO范圍注冊器、充電脈沖電流注冊器和PLL分頻注冊器。基于行同步頻率設計像素時鐘頻率（采樣頻率）和回路濾波電容，AD9883A的PLL回路濾波設計如圖2所示。 圖2 PLL回路濾波設計圖 AD9883A有一個雙線串行接口，它包括一個時鐘（SCL）和一個雙向數據（SDA）引腳，AD9883A的初始化與控制由決定工作模式的注冊器完成，使用外部控制器通過雙線串行接口實現對控制注冊器的讀寫操作，從而完成對ADC的控制設定。SDA傳輸的是8位數據（含1個R/W控制位和Bit7～Bit1數據位），當寄存器的地址為03H時，Bit7、6設置VCO的范圍；Bit５、４、３設置驅動低通濾波器的不同電流，即充電脈沖電流。 表1 VCO范圍的選擇 VCO范圍的選擇 依據表1選擇VCO的范圍，如果像素頻率小于125MHz，則KVCO=150；否則KVCO=180。 充電脈沖電流的計算 以下兩式用以計算充電脈沖電流Ip。 PLL自然頻率=2π×行頻/PLL穩態速率= PLL自然頻率= 由上式可得：，其中回路濾波器電容：Ct=Cp=Cz= 0.082μF；PLL分頻速率：N=fp/fh。其中SR和傳遞分頻系數P的取值方法如表2所示。 表2 SR和P的取值 充電脈沖電流注冊設置根據Ip的大小進行，如表3所示。 表3 充電脈沖電流注冊設置 AD9883A的應用 圖3是以AD9883AKST-110(AD9883A的一種)為核心的典型高清電視的模擬分量視頻信號解碼電路。電路中PVDD為PLL供電電源，AVDD為模擬部分供電電源，均為3.3V；“3.3VD”為數字部分供電電源；電路工作原理如下。 圖3 AD9883A應用電路圖 兩組模擬分量視頻信號YPbPr（逐行分量576P、480P和高清分量1080i、720P）、RGB（計算機格式VGA—SXGA）經切換選擇電路P15V330，由CPU發出的VGA YPrPb控制信號控制P15V330的選擇輸出。當VGA YPrPb="0時"，選擇RGB輸出；當VGA YPrPb="1時"，選擇YPbPr輸出。YPbPr的同步脈沖包含在Y信號中。Y/G信號還通過CD160輸入SOGIN，以便在SOGOUT腳產生包含行場同步信息的復合同步信號。計算機格式VGA-SXGA的行同步（HSYNC）信號、場同步（VSYNC）信號輸入到AD9883A的HSYNC和VSYNC。 從CPU的CLK和DATA輸出的I2C控制信號，被外接的QD11、QD12構成的電平轉換電路進行電平轉換后連接到AD9883A的SCL和SDA，對ADC進行控制設定。 AD9883A在I2C控制信號的控制下，同時根據輸入的行、場同步信號的頻率及極性，以及第33腳輸入的濾波值，將輸入的行頻信號分頻成與輸入信號格式變化頻率相適應的采樣時鐘。另一方面， AD9883A根據I2C控制信號設定的相位、鉗位電平及增益等，按照新分頻得到采樣時鐘頻率對輸入的模擬分量視頻信號進行數字化采樣，轉換成數字分量視頻信號。 數字化后的數字分量視頻信號分別從AD9883A中各自的通道中輸出，分別經緩沖后，輸出給后級的圖像處理芯片。 在ADC內形成的時鐘信號從其第67腳輸出，G信號復合同步輸出SOGOUT、經過相位調整的行同步輸出HSOUT和場同步輸出VSOUT分別經AD9883A的65、66和64腳輸出。這些信號分別輸出到后級的圖像處理芯片。 |
