|
硅芯片技術的飛速發展給SOC設計帶來新的危機。為了保持產品的競爭力，新的通信產品、消費產品和計算機產品設計必須在功能、可靠性和帶寬方面有顯著增長，而在成本和功耗方面有顯著的下降。 與此同時，芯片設計人員面臨的壓力是在日益減少的時間內設計開發更多的復雜硬件系統。除非業界在SOC設計方面采取一種更加有效和更加靈活的方法，否則投資回報障礙對許多產品來說就簡直太高了。半導體設計和電子產品發明的全球性步伐將會放緩。 SOC設計團隊會面臨一系列嚴峻的挑戰： 設計方面的努力：對于規模龐大的SOC，在設計方面所付出的努力將是巨大的。隨著設計模塊變得更加復雜，基于Verilog和VHDL的邏輯設計將會淡出主流設計方法。 驗證方面的困難：典型邏輯模塊的復雜度比門數的增長會更加迅速，因此設計中潛在的缺陷數量也會迅速提高。設計團隊的報告表明70％的開發時間用于對他們的設計進行驗證。 排除設計缺陷的成本：設計團隊越大，NRE費用越高，利潤和市場份額損失就越大，這都使避免設計缺陷的成本變得不可忍受。 硬件/軟件集成時間滯后：作為系統開發過程的最后一步，軟件集成通常使得整個開發計劃延遲。對于新的產品開發工程而言，硬件/軟件驗證的滯后是一個極大風險。 標準的變化及其復雜性：業界標準變化的次數、復雜度和費用爆炸性的增長使得現有的設計方法和模塊構建技術變得過時了。一些新的復雜標準要求更大的計算吞吐量。 盡管通用處理器能夠處理許多任務，但是它們通常缺少執行復雜數據處理任務所需要的帶寬，例如網絡數據包處理、視頻處理和加密。芯片設計人員渴望通過硬線邏輯來實現這些關鍵功能。 摩爾定律 = 機會 + 風險 戈登摩爾在1965年曾預測到集成電路的密度將每大約一到兩年翻一番。今天，構建超過一百萬門的SOC是非�？赡艿�。在近幾年內，我們將會在某些復雜應用領域看到用十億個晶體管構建的芯片。不幸的是，與這些龐大芯片相關的設計任務是相當令人害怕的。半導體研究公司捕捉到這種現象并對邏輯復雜度和設計人員生產效率進行了對比，如圖1所示。 圖1 硅片復雜度和設計人員生產效率之間日益增長的鴻溝意味著業界需要一種新的、更加有效的方法來設計SOC ，更加有效的SOC設計途徑是多處理器系統芯片MPSOC（Multi-Processor System-On-Chip）設計方法。MPSOC設計方法讓設計人員靈活地在第一時間（降低開發成本）推出芯片并且保持超前（提高產量和收益）。 采用這種方法，SOC工程師可以在設計周期的早期就對各種可能的實現進行更加全面和詳盡的了解。他們能夠更好地了解設計的硬件成本、應用性能、接口、編程模型和其它重要特征。 專用領域的靈活性 由于經濟方面的原因，系統設計人員不需要使用硅芯片中的全部功能。例如，一個數碼相機設計人員不需要使用同一個芯片中用于高端光網絡交換的功能。通過對一百個相似的設計到一萬個設計的對比可以看出從芯片得到的不同收益是相對適度的，如圖2所示。設計人員可以非常容易地提供一個適合其應用領域的芯片級設計平臺，并且在該平臺上可以保持靈活性。 圖 2 每個芯片上的系統設計（設計成本$10M、制造成本$15、可編程的額外費用占5％） 今天，設計人員一般采用硬連線邏輯的方式而不是采用現有的微處理器核來開發大多數SOC子系統，因為通用微處理器體系結構通常因速度不夠快而不能滿足設計目標。 作為SOC構建模塊的處理器 MPSOC設計方法學的基本構建模塊是可配置、可擴展的微處理器核。微處理器核是通過處理器產生器生成建立的，并使用應用領域要求的高級語言以指令集描述的方式或者應用程序代碼事例產生代碼量小、高效、專用及可編程的微處理器。 可配置處理器可以非常高效地完成傳統微處理器的任務。但是，由于這些可配置處理器能針對某一應用領域的各種數據類型將數據通路、指令和寄存器存儲功能集成在一起，因此，事實上它們支持所有這些功能，而這些功能在以前是通過硬連線邏輯的方式實現的。 可配置、可擴展處理器的引入改變了SOC設計的規則�，F在這些可配置處理器可以提升很高的性能。這些處理器在每個邏輯門、每平方毫米硅片面積、每瓦功耗或者每個時鐘的性能方面通常與它們所替換的基于硬連線的邏輯模塊性能相匹敵，甚至超過硬連線模塊的性能。 可配置、可擴展處理器真正的杠桿作用在于該技術允許設計人員更加容易地在硬件和軟件之間進行任務劃分。因為嵌入式子系統較廣的多樣性適合可配置、可擴展處理器的內部功能，將運行在通用處理器上的程序代碼移植到專用處理器上所付出的代價很小，因為軟件中的功能描述通常是用像C或者C++這樣的高級語言寫成的。 MPSOC設計方法學解決的一些設計問題如下： 1. 重用模型不適當：半導體知識產權SIP（Semiconductor Intellectual Property）重用一直是近十年來業界的格言，因為從頭來構建上百萬門的設計是不現實的。不幸的是，多數RTL級模塊很難被重用。然而，可配置、可擴展處理器卻非常容易被重用，因為關鍵的功能是用軟件來實現的。 2. 存儲器模塊的使用低效：采用MPSOC設計方法，系統中大多數存儲器都可以由相關的處理器來進行測試、初始化、管理和控制。這就為片上存儲器的共享和重用提供了更大的靈活性。 3. 系統建模困難：由于MPSOC系統是基于處理器的，而基于處理器的指令集仿真ISS可以對這些系統進行仿真。指令集仿真器比RTL仿真器速度要快得多，所以將單個的芯片模型例化到系統模型就變得非常容易，而且你可以通過系統仿真運行大量的仿真事例和很長的測試序列。 轉換到MPSOC設計 MPSOC經常用在使用現有的設計方法學碰壁后的情況。這種設計方法同RTL設計方法相比速度更快、建立百萬門級的SOC也更加容易。這種設計方法學將會更快地包容那些傳統處理器中已經由軟件實現的功能，因為專用處理器也可以完成像通用處理器那樣的功能。MPSOC設計方法學能夠為SOC設計團隊中的所有成員提供非常顯著的益處，包括簡化系統設計、縮短開發周期、從硬件和軟件開發透視的角度來實現系統設計一體化以及增加SOC平臺和子系統的可重用性。同時，這些優點意味著對芯片和系統構建者投資回報ROI（Return-On-Investment）向著改善的方向轉移。開發成本的降低意味著SOC產量和效益的增長。這種在投資回報ROI方面的轉移預示著經濟的復蘇和電子產業發明創造的加速。 |
