FPGA的憂郁

huangmingjun · 發表于 2010-8-22 10:34:18

請問學FPGA現在社會上到底是需要verilog HDL 還是 VHDL 流行啊，哪個好啊？？？迷茫。。。

xyj · 發表于 2010-8-22 20:26:49

我也在為這個糾結呢。？？

都學點吧。。

liuxugang · 發表于 2010-8-23 00:12:18

先學一種語言，然后如果有必要的話學第二種，當你已經掌握了一種語言后，再學另一種非常容易！

hongsayang · 發表于 2010-8-24 20:17:45

verilog

AmoiBB · 發表于 2010-8-25 17:29:12

先學VHDL吧，再學Verilog就簡單很多了

shxianbo · 發表于 2010-8-31 23:18:02

先學VHDL吧，它是高級語言。verilog是低級語言。

lgglove163 · 發表于 2010-9-11 17:43:40

verilog

lgglove163 · 發表于 2010-9-11 17:44:41

個人感覺VHDL不如Verilog用的爽

navilist · 發表于 2010-9-14 20:03:13

呵呵，我覺得樓上說的有道理，慢慢來

nolie · 發表于 2010-9-14 20:21:49

先學一個，然后再根據情況去學另一個。不矛盾。
我們以前一直用Verilog，但這兩年做一個大項目，有個IP源碼是VHDL的，就開始用VHDL，而用到先前的verilog模塊，一樣混著用。
學FPGA，關鍵不在語言。
當然，要說哪個流行，還是Verilog吧，因為做IC的用Verilog多，而很多做IC的現在在做FPGA，而他們寫的IP自然也都用Verilog。
建議，先學Verilog，再熟悉VHDL。根據項目需要選擇。但是，FPGA的關鍵不在語言。

wall_e · 發表于 2010-9-14 21:33:30

我正在學習Verilog 聽說這個很像c語言有c語言的基礎的話很容易學會的了

kljun007 · 發表于 2010-9-16 20:18:47

先易后難吧，一步一步來。

qiushulin · 發表于 2010-9-18 18:13:58

一般是用Verilog的人比較多適合仿真尤其在做大型項目的時候

yuanhu696 · 發表于 2010-9-29 00:01:42

同意學FPGA不在乎語言的說法，但是建議直接學Verilog好些

lixifi · 發表于 2010-10-9 19:19:40

語言只是工具，沒有優劣之分，主要看使用的人，是否理解他所寫的，跟他要實現的是否一致。

人海過客 · 發表于 2010-10-10 09:38:36

都可以，VERILOG更好學一點，更容易理解

sagetom · 發表于 2010-10-25 15:23:34

其實你懂一門，另外一個只是語法上的區別，很容易相同的，不需要為此而糾結。

higoogle · 發表于 2010-11-21 19:51:23

Verilog

bhnn · 發表于 2010-11-23 17:42:07

慢慢來

国产毛片a精品毛-国产毛片黄片-国产毛片久久国产-国产毛片久久精品-青娱乐极品在线-青娱乐精品

FPGA的憂郁

相關文章