|
1 引言 鎖相環是模擬及數�；旌�電路中的一個重要模塊，在各種鎖相環結構中，電荷泵鎖相環 （CPPLL）因其穩定性高，捕捉范圍大，且鑒頻鑒相器（PFD）采用數字電路，便于集成的特 點而被廣泛應用于無線電通信、頻率綜合器、時鐘恢復電路。電荷泵（Charge Pump）是鎖 相環電路中關鍵模塊，對整個鎖相環的性能起著決定性的作用，但是傳統的電荷泵不可避免 地存在電流源失配，電荷共享等非理想問題。 本文針對傳統型電荷泵電路存在非理想性的問題，對傳統CPPLL 進行了改進，在 chartered 0.35um 工藝下，通過Cadence Spectre 工具仿真驗證，結果顯示，這種改進提 高有效的消除了非線性問題導致的抖動，并減少了捕捉時間。 2 CPPLL 原理及電荷泵 電荷泵鎖相環的基本組成如圖 1 所示，包括鑒頻鑒相器（PDF）、電荷泵（CP）、環路濾 波器（LPF）和壓控振蕩器（VCO）。鑒頻鑒相器比較輸入信號和輸出信號的相位與頻率差， 產生控制信號給電荷泵，電荷泵相應地給低通濾波器充放電，低通濾波器輸出的控制電壓控 制壓控振蕩器的輸出頻率，該控制電壓與鑒相誤差成正比，使壓控振蕩器的頻率向鑒相誤差 減小的方向變化，直至鑒相誤差為零,此時鎖相環進入鎖定狀態。 電荷泵是整個鎖相環路中非常關鍵的一個電路，除了在整個環路中貢獻增益之外，它還 起到了一個積分的作用，通過和環路濾波器組合在一起，可以將PDF 輸出的相位頻率誤差轉 換為一個電壓。傳統的電荷泵如圖2 所示，PDF 的輸出UP 和DN 為數字信號，當UP 為0，DN 為0 時，鏡像電流通過M3 向電容C 充電，當UP 為1，DN 為1 時，電容C 通過M2 放電，當 UP 為1，DN 為0 時，電容上的電壓Vctl 保持不變。 然而，這種傳統的電荷泵電路有很多的局限性，當M2 和M3 都關斷時，電容C 懸浮， 由于M1 和M4 都處在線性狀態，其漏端電壓分別變為GND 和VDD，在下一個相位比較瞬 間，M2，M3 同時開啟，原來存儲在電容C 上的電荷將分別被A 點和B 點的寄生電容重新 分配，導致Vctl 產生跳躍。 另外，在理想鎖定情況下，Vctl 電壓應該保持恒定。但實際情況是，當PLL 處于鎖定 狀態時，PDF 輸出的UP 和DN 信號會同時產生一個非常窄的復位脈沖，使得電荷泵的兩個 開關同時導通，這時，如果電荷泵的充放電電流匹配不好，控制電壓會有微小的波動，從而 導致Vctl 抖動和相位噪聲。 在CMOS 工藝下，電荷共享效應可以通過加反饋放大器穩定A，B 點電壓來消除，但 這同時增大了面積，功耗。失配電流的影響可以通過最小化鑒頻鑒相器開通時間來減小，但 這可能引起死區。 3 改進的電荷泵電路 本文設計了一個上拉電路結構的電荷泵電路，如圖3 所示，它由電流開關（M1 和M2）、 鏡像電流負載（M3 和 M6）以及上拉鏡像電流負載（M4 和M5）組成。當 +up 為高時， 電流Iref 全部流過 M1，M3 和 M6，產生充電電流；當 -up 為高時，電流Iref 全部流過 M2，上拉鏡像電路快速將M4 漏端充電至VDD，致使M6 關斷。如果不用上拉鏡像電路，當 M2 控制電流時，M3 上仍然會有短暫的電流通過，電流成指數關系衰減，從而引起了VCO 相 位噪聲。該電路一個突出的優點就是，巧妙的運用了一個簡單的正反饋放大器，以加快開關 速度。當 M1 控制電流時，它利用電流源Iref 對節點 A 充電，由于載流子注入速度快， M6 很快就截止了。如果一個開關 MOS 管在飽和態時進入截止區，則所有的溝道電荷將流 入MOS 管的源端，漏端不受影響 ,有效地消除了電荷共享現象。 圖 4 所示的是完整的電荷泵，環路濾波電路，在設計時，根據PMOS 和NMOS 的溝道 遷移率相應調整MOS 管寬長比，使PMOS 管和NMOS 管延時相同，同時，增大電流鏡MOS 管的寬度，使充放電電流完全匹配，消除了電流失配的影響。 4 其他模塊設計 4.1 鑒頻鑒相器 本設計采用 TSPC 結構的動態門觸發器來實現PDF，如圖5 所示，Reset 反饋信號中通 過增加反相器延時，消除了死區，當輸入F1 和F2 的頻率相位變化時，UP，DN 分別輸出 “1”和“0”的數字信號，為接后續的差分電荷泵電路，還應通過反相器得到-UP，-DN 信 號。 4.2 壓控振蕩器 本設計采用了差動輸入，三級連接的環形振蕩器結構，每一級的延遲單元設計采用對稱 負載結構，以增大延遲單元負載的線性范圍，較之單端輸入的倒相器延遲單元，這種結構具 有很好的抑制共模信號的能力，從而可以有效地抑制電源和襯底噪聲。 5 仿真結果 在Chartered 0.35um CMOS 標準工藝下，采用Cadence Spectre 仿真軟件分別對傳統型 電荷泵鎖相環電路和改進型電荷泵鎖相環電路進行了仿真。從圖7(a)可以看出，傳統型電荷 泵鎖相環在相位鎖定的情況下，Vctl 由于電荷共享和電流失配會產生抖動。改進電荷泵電路 后，如圖7(b)所示，鎖定情況下Vctl 基本保持穩定，消除了抖動現象；圖8(a)為傳統電荷泵 電路鎖相環在相位從失鎖到鎖定過程中Vctl 變化，可以看出，Vctl 時鐘無法完全鎖定，在 一個中心值附近振蕩；圖8(b)顯示，改進后的電荷泵鎖相環的Vctl 電壓在一段時間后可以 穩定在某個固定值上，鎖定時間為11.12us。 6 結論 本文提出了一個改進型pump-up 結構的全差分電荷泵電路，在Chartered 0.35um CMOS標準工藝下，通過Cadence Spectre 仿真驗證，有效抑制了電荷共享，電流失配，死區等非 理想特性的影響，在2V-3.5V 電源電壓下，能穩定輸出13.56 MHz 時鐘信號，功耗為17.1 mW， 鎖定時間為11.12 us。 本文創新點：采用 pump-up 結構鎖相環，通過加一個正反饋放大器，加快了電荷泵開 啟速度；電荷泵開關 MOS 管在飽和態時進入截止區，所有的溝道電荷將流入MOS 管的源 端，漏端不受影響，有效地消除了電荷共享現象。 |
