|
1 引言 直接數字頻率合成DDS(Direct Digital Syndaesis)是實現數字化的一項關鍵技術，廣泛應用于電信與電子儀器領域DDS通常是在CPLD或FPGA內設置邏輯電路實現的，但由于DDS輸出受到D／A轉換器的速率及D／A轉換后I／V轉換中運放的帶寬增益和響應時間的限制，CPLD和FPGA內部實現方案在高頻段信號幅值已不穩定。因此，這里介紹一種基于DDS器件AD9851的信號發生器設計方案。 2 AD9851簡介 AD9851是ADI公司采用先進CMOS技術生產的具有高集成度的直接數字頻率合成器。該器件頻帶寬、頻率與相位均可控，內部頻率累加器和相位累加器相互獨立，32位調頻字使得其在180 MHz的系統時鐘下輸出頻率可達0．04 Hz的高分辨率。 設相位累加器的位數為N，相位控制字的值為FK，頻率控制字的位數為M，頻率控制字的值為FM，內部工作時鐘為FC，最終合成信號的頻率F相位和θ分別為： F=FMFC/2N，θ=2πFN/2M AD9851的最高工作時鐘為180 MHz，實際電路中，外部晶體振蕩器的頻率為25 MHz，由經內部集成的6倍頻器和高速比較器得到150 MHz的時鐘信號，這樣可減小高頻輻射，提高系統的電磁兼容能力。AD9851內部集成高速DDS和10 bit高速A／D轉換器，故無需D／A轉換和I／V，轉換等容易影響DDS輸出的單元。 3 系統總體設計方案 圖1為系統設計框圖。為了產生調制信號，需要在FPGA內部實現低頻段的DDS模塊以產生正弦波(模擬調制AM和FM)和二進制基帶碼(數字調制ASK／FSK／PSK)。由于AD9851輸出的正弦信號存在諧波，因此需加一個無源濾波器濾波。由于無源濾波的衰減特性，為使信號源的最終輸出信號幅值穩定，系統需加一級AGC電路。PGA程控放大器采用DAC7611作為基準控制輸出信號的幅度。AM電路采用模擬乘法器AD835構成，ASK調制較簡單，直接用DDS產生的二進制基帶序列控制模擬開關，從而控制AD9851信號的輸出。最后由多路選擇器和OPA690功放電路控制輸出。 4 系統硬件電路設計 4．1 AD9851電路模塊和控制邏輯 由于AD9851工作頻率較高，容易引入較大噪聲，因此需要注意電源與地線的連接，以減小噪聲。為避免高頻干擾，用PCB制板實現AD9851及其外圍。其電路如圖2所示。 頻率控制字和相位控制字寫入時序有并行和串行兩種方式，這可用PFGA內部狀態機實現。該系統設置的FM調制分為兩級最大頻偏：5 kHz和10 kHz，而PSK調制信號由改變相位控制字實現。控制字及理論值計算如下：低頻段DDS波表輸出數據為14位(214=16 384)。PSK控制字在DDS波表輸出值大于16 384／2=8 192時，改變相位180°。由于AD9851相位控制字為高5位，故若改變180°則改變相位控制字8’h90。AD9851的最高輸出150 MHz對應頻率控制字32’hFFFFFFFF(十六進制)，故1 Hz對應28．633 1(十進制)。其調制方式選擇和參數設置部分的代碼如下： 4．2 無源濾波器 濾波器一般分為有源和無源濾波器。有源濾波器由于受運放帶寬的限制，難以滿足系統頻帶內濾波要求，故采用無源濾波器中的橢圓函數濾波器。用歸一化圖表設計橢圓低通濾波器，如圖3所示。由于無源濾波電路對阻抗匹配要求比較嚴格，為此設計了專門的阻抗匹配部分。輸入阻抗匹配采用同相放大器實現隔離。放大倍數通過電位器RP1調節，放大倍數太低會影響濾波效果，太高又會影響帶寬，實際為4倍左右。輸出阻抗匹配采用反相放大器，因為反相放大器的輸入阻抗就等于R4，易于實現阻抗匹配。 5 系統軟件設計 圖4為系統軟件設計流程。單片機控制鍵盤和顯示器實現人機交互，包括提示信息顯示、功能選擇、參數輸入等，使得人機界面友好，操作簡單。 6 結束語 正弦信號發生器的信號輸出范圍達100 Hz～lO MHz，頻率穩定度優于10-4，幅度穩定可調，同時可輸出各種常用調制信號，并具有即時頻率轉換、控制靈活、幅度穩、體積小、成本低等優點，使得該系統能夠在各種便攜領域用作信號源。 |
