|
摘 要：針對目前電磁跟蹤系統跟蹤速度慢，計算參數精度低的現況，文中介紹了一種采用DSP系統來完 成對感應天線接收到的模擬信號采集處理的方案。該方案實現了單通道128 kHz的采樣率和12位的數據精度，解 決了系統中信號的時序配合問題，很準確地得到了系統的接收矩陣，提高了系統的定位精度，并將數據刷新率提高 到125 Hz。 六自由度電磁跟蹤系統根據電磁感應的原理來計算出目標的六個自由度參數，從而唯一確定目標的位 置和姿態。怎樣由接收到的模擬信號計算得到目標的位置和姿態參數是影響整個系統性能的關鍵所在。在 一些早期的產品中對感應天線接收信號的處理主要采用模擬電路和單片機來完成，由于模擬電路精度低，受 器件性能影響大，單片機的指令執行速度慢，使整個系統無法準確實時地確定目標的位置。本文提出的DSP 數據采集系統利用了DSP快速的指令執行周期和強大的數字信號處理功能和CPLD靈活的時序和邏輯控 制功能，快速準確地完成了對每一路接收信號的采集和計算，得到了準確的數字接收矩陣，為進一步計算目 標的六個自由度參數打下良好基礎。本文主要介紹了DSP數據采集系統的硬件設計方案和軟件設計流程。 1 電磁跟蹤系統的工作原理 六自由度電磁跟蹤系統的發射和接收天線均為三維正交環形天線。發射電路向發射天線的xyz軸按時 式中x為發射矩陣，為一單位對角陣，G為系統總增益，H、M為包含了接收天線相對于發射天線的位置和接收天線姿態角度的坐標變換矩陣。因此接收矩陣是影響目標參數精度的關鍵。 2 DSP系統的硬件設計 由六自由度電磁跟蹤系統的原理，為了得到系統接收矩陣Y，DSP系統要同時采集四路模擬信號：T，Rx ，R y，Rz ，而每一路的信號都是時分復用的。因此要求系統能準確區分每一路每個時間段的數據，然后計算出每一段數據的幅度，將其發送到計算機。DSP數據采集系統的硬件結構如圖3所示。 四路模擬信號由兩片A／D同時進行采樣，采樣得到的數字比特流通過FIFO緩存后有序地傳送到DSP芯片，DSP快速地對采集來的數字信號進行計算，最后將計算結果通過異步串行接口傳送到計算機。各器件之間的時序配合由CPLD來控制。 2．1 DSP外圍電路及通信接口的設計 本系統所采用的TMS320VC5416是TI公司推出的一款低功耗高性能16位定點DSP，具有160 MIPS 的指令執行速度，片內集成有128 K×16 bit的RAM 和16 K×16 bit的ROM。它的外圍電路主要包括時 鐘，電源，復位以及外程序存儲器。本系統采用外部時鐘，電源和復位采用TI公司的專用芯片TPS73HD301。 由于TM320VC5416無片內FLASH，因此系統采用M29w8O0DT作為程序存儲器，系統上電后，DSP內部 引導程序把M29W800DT 中的工作程序加載到片內SRAM ，提高程序執行效率。 系統通信電路包括并行通信和串行通信兩部分。 由于TMS320VC5416片內沒有UART端口，要實現 和計算機的串行數據通信，系統采用了ST16C550，通過IO訪問ST16C550來實現與主機的串行通信。 系統中FI ASH，F1FO，ST16C550通過CPI D分別映射到DSP的數據空間和IO空間，DSP與他們的 通信主要通過16位的外部并行數據總線。因此用到的DSP的外部接口主要有16位地址總線，16位數據總線和一組用于訪問片外存儲器與I／0端口的控制信號。 2．2 A／D與DSP的接口設計 AD7862是AD公司推出的高速、低功耗、雙極性12位的A／D轉換芯片，其中包含了兩個獨立的快速 ADC模塊(允許同時采樣和轉換兩路信號)，4路模擬輸入信號，2．5 V的內部電壓基準以及12位的高速并 行接口，最高采樣率達250 kHz。 系統要求對4路頻率為16 kHz 的模擬信號進行同時采樣，采樣時不 能有相位差。AD7862雖然有4路模 擬輸入通道，然而內部只有兩個 ADC，即每片A／D只能同時采樣兩 路模擬信號，因此系統中采用了兩 片AD7862來完成對模擬信號的采 樣[3]。A／D與DSP接口如圖4所 示。 從這部分電路可以看到，DSP 不直接與數／模轉換模塊接口，而是利用CPLD屏蔽A／D轉換的初始化以及讀寫操作過程，并將兩個A／D 轉換單元通過FIFO緩存后映射到DSP的10空間。這樣DSP可以在未知ADC控制方式的情況下，通過定 時訪問外設的方式來獲得4個通道的模數轉換后的數據。這種方法大大提高了DSP的工作效率，而且當系 統要求增加ADC的數目時，不需要改變電路，極大的提高了系統的可擴展性。 電路中兩片A／D除了片選控制信號以外其 他的數據總線以及控制總線全部是分別連在一起 的。將片選控制與其他控制分開的原因在于：A／ D芯片的初始化以及轉換過程需要同時完成，但 是數據的輸出需要分別完成，否則會出現總線沖 突。ADC時序控制框圖如圖5所示。 AD7862最高采樣率可到250 kHz，然而根據 正弦信號抽樣的基本原則，抽樣率應為原信號的 整數倍，又考慮到對抽樣后的數據做DFT運算時 希望數據點數N 最好為2的整次冪，因此設計系 統實際采樣率為128 kHz。 3 系統的軟件設計 TMS32O5416的軟件設計主要包括初始化程 序，主程序，外部中斷程序，定時器中斷程序和串 行口中斷程序。初始化程序完成DSP及外圍芯片 的初始化，主程序將采集到的數據濾波后進行 FFT運算提取幅度值。串行口中斷程序完成接收 矩陣的發送。系統軟件的工作流程如圖6所示，當模擬信號進來并開始采樣時，即發射部分的時序控制邏輯為OO時，產生INT1，DSP開啟定時器中斷并設置定 時器的值為2 ms。定時器中斷后，DSP從FIFO 中讀取前2 ms時間段內采集到的所有數據， |
