|
在IBM公司推出PC機開始，并口已經是PC機的一部分。最初并口就是為代替串口來驅動高性能點陣式打印機，并口通信有SPP、EPP、ECP三種傳輸模式，SPP模式是半雙工單向傳輸的，傳輸速率僅為15KB/S；EPP增強型模式采用雙向半雙工數據傳輸，傳輸速度高達2MB/S；ECP擴充型模式采用雙向全雙工數據傳輸，傳輸速率比EPP高。在設計和實現方面，EPP模式比ECP模式更靈活、簡潔、可靠，在工業界得到了更多的實際應用。本文介紹的是一種基于uPSD3254A的EPP增強并口的設計，其核心是使用uPSD323X內部的CPLD實現EPP接口與PC機上并口之間的高速硬件通信,實際測試中速度達到了900KB/S。 1EPP協議介紹 EPP協議是由Intel、Xircom、Zenith三家公司聯合提出的，于1994年在IEEE1284標準中發布。EPP協議有EPP1.7和EPP1.9兩個標準，可以在PC機的BIOS/外圍設備/并行口BIOS/PeripheralSetup/ParallelPortMode）方式中進行設置[3]。與傳統并行口標準利用軟件實現握手不同，EPP接口協議通過硬件自動握手，能達到500KB/s～2MB/s的通信速率。 1.1EPP工作模式的寄存器和引腳定義 PC并口采用25針的DB型陰極接口，EPP工作模式的25個引腳的定義如表1所示。 表1EPP協議引腳定義
在寄存器方面，EPP定義了8個寄存器，繼承了SPP的3個寄存器，其中EPP與SPP共用狀態寄存器和控制寄存器，保證了EPP模式和SPP模式軟硬件兼容型，其寄存器定義如表2所示。將并口設置為EPP方式時，需要在PC機的BIOS中設置并口工作于EPP方式，寄存器組的基地址（BASE）通常設為0x378。 表2EPP寄存器定義
1.2EPP讀寫周期 為了能進行有效的EPP數據通信，必須遵循EPP的握手時序。與SPP的軟件握手相比，EPP采用硬件完成的握手實現了高速的數據通信速度。EPP協議共分為四種周期：數據寫周期、數據讀周期、地址寫周期和地址讀周期，數據周期用于計算機和外設間傳送數據；地址周期用于傳送地址、通道、命令、控制和狀態等輔助信息。 1.2.1EPP數據/地址讀周期如圖1所示 EPP數據/地址讀周期CPU讀操作步驟如下： 1）程序對EPP數據寄存器(Base+4)/地址寄存器(Base+3)執行讀操作 2）nDstrb/nAstrb被置低如果nWaite信號為低，否則等待 3）主機等待nWaite為高表示數據發送成功 4）從并口中讀取8位數據/地址 5）nDstrb/nAstrb被置高 6）EPP數據/地址讀周期完成 圖1EPP數據/地址讀周期 1.2.2EPP數據/地址寫周期如圖2所示 EPP數據/地址寫周期CPU寫操作步驟如下： 1）程序對EPP數據寄存器(Base+4)/地址寄存器(Base+3)執行寫操作 2）將nWrite信號置低（低表示寫操作） 3）將要寫的數據/地址數據送到數據總線上 4）nDstrb/nAstrb被置低如果nWaite信號為低，否則等待 5）主機等待nWait握手信號為高表示發送成功 6）nDstrb/nAstrb被置高 7）EPP數據/地址寫周期完成 圖2EPP數據/地址寫周期 其中，使用EPP1.7(PreIEEE1284)握手標準時，則nDstrb/nAstrb信號不考慮nWait是否為低，直接被置低開始一個新的讀/寫周期；如果使用EPP1.9握手標準，則只有在nWait信號為低時，nDstrb/nAstrb信號才會被置低開始一個新的讀/寫周期。但是EPP1.7和EPP1.9都要求nWait信號為高時一個讀/寫周期才結束。 由于nWait、nWrite、nDstrb、nAstrb等信號傳輸后反向（見表1），因此圖1和圖2中的時序是從PC端考慮的，nWait信號表示單片機發出的原始信號，在PC端實際采用的是與單片機發出的原始信號取反后的信號。 2uPSD323X及其開發環境介紹 ST公司的uPSD3254A是帶8032內核的Flash可編程系統器件，具有在線編程能力和超強的保密功能；256+32Kbytes的Flash存儲器；片內8K的SDRAM；帶有16位宏單元的3000門可編程邏輯電路（CPLD），可以實現EPP接口等一些不太復雜的接口和控制功能，50個I/O引腳等。 基于Windows平臺的一套軟件開發環境。只要點擊鼠標即可完成對地址鎖存器、Flash、可編程邏輯電路等外設的所有配置和寫入。使用PSDsoftEXPRESS工具對uPSD3200系列器件的可編程邏輯電路的操作簡單、直觀。 3.基于uPSD3254A的EPP接口實現 3.1硬件接口 EPP增強并口的速度最高可達到500KB/s～2MB/s，這對外設的接口有很高的要求，如果外設響應太慢，系統的整體性能將大大下降。但如果采用可編程邏輯器件，使接口的響應完全由硬件來完成，系統的整體性能將大大提高。這種實現方案可以達到并口中的速度極限，而且保密性好，EPP接口（EPP1.9）外設硬件接口原理如圖3所示。 圖3EPP接口外設硬件接口圖 在本設計中，uPSD3254A采用主動連續接收PC機并口的數據，當需要數據時，連續接收PC的數據，否則PC一直等待nWait信號有效。而當外設準備好數據上傳到PC機時，PC機采用的是中斷方式接收外設的數據。 3.2CPLD邏輯編程 在PSDsoftEXPRESS工具中，將PA端口（D0～D7）配置成帶有時鐘上升沿觸發的寄存器類型（PTclockedregister）的輸入宏，PB4（nWrite）、PB6(nDstrb)、PB7(nAstrb)配置成CPLD邏輯輸入（logicinput）口。nDstrb信號和nAstrb信號各自取反再相與后的值作為輸入宏單元的時鐘。上述對PA、PB端口的配置用方程式表示如下： EPP_D0.LD=!nDstrb&!nAstrb; EEP_D1.LD=!nDstrb&!nAstrb; EEP_D2.LD=!nDstrb&!nAstrb; EEP_D3.LD=!nDstrb&!nAstrb; EEP_D4.LD=!nDstrb&!nAstrb; EEP_D5.LD=!nDstrb&!nAstrb; EEP_D6.LD=!nDstrb&!nAstrb; EEP_D7.LD=!nDstrb&!nAstrb; nAstrb.LE=1; nDstrb.LE=1; 數據正向傳輸過程：即計算機向外設單片機傳輸數據（即EPP數據寫周期）為例，計算機首先把nWrite信號置為低，表明是寫周期，同時將數據放到數據總線上，然后檢測nWait信號，如果nWait為低則置低nDstrb信號。此時，!nDstrb&!nAstrb信號會出現一個上升沿，此上升沿會將PA端口的數據鎖存到輸入宏；當單片機檢測到nDstrb為低時將nWait信號變高表示外設正忙接收數據并處理，同時讀取數據總線上的數據。當計算機檢測到nWait信號為高后就會將數據握手信號nDstrb變高，EPP數據寫周期結束。上述EPP數據的鎖存和nDstrb握手信號的產生都由硬件產生，因此數據傳輸速度快。整個數據傳輸過程可以在一個I/O周期內完成。 數據反向傳輸過程：單片機準備好數據需要上傳到計算機時，uPSD3254A將數據放到PA端口，同時置低Intr信號線，向計算機申請一個中斷，而計算機則由一個硬件驅動程序來處理并口的硬件中斷。計算機首先把nWrite信號置高，表示當前為讀周期，當計算機讀取EPP數據口時同樣會檢測nWait信號。如果nWait為低，然后置低nDstrb并讀取數據總線上的數據。單片機在檢測到nDstrb為低時馬上將nWait信號置高，PC機在nWait為高后自動將nDstrb信號置高，完成一個數據周期的讀（相對PC機而言）過程。 3.3單片機數據接收程序 sbitnwait=P1^0; sbitERROR=P1^1; sbitnDstrb＝PB&0x40; voidparallel_rcv(unsignedlongrcv_count)//并口接收，rcv_count為接收字節數 { unsignedlongi; rcv_data=(unsignedchar*)&rcv_buffer; reread_sign=1;//非錯誤態 while(reread_sign==1) { for(i=0;i { nwait=1;//PC端反向后為低，表示外設準備好接收 while(nDstrb)//等待nDstrb為低時完成數據傳輸并鎖存 nwait=0;//完成寫周期， rcv_data[ i]=UPSD_xreg.IMC_A;//從鎖存的輸入宏中讀取數據 }//接收完成 ERROR=error_check(rcv_data);//檢測錯誤，1為正確，0為錯誤 if(ERROR) { reread_sign=0;//無錯則退出while循環 } else { ERROR=1;//校驗有錯則while循環繼續 } } 該程序為單片機數據接收（即PC寫數據）子程序，其中rcv_buffer為接收緩存區，error_check為對接收的數據進行校驗.如果出錯，則將用戶自定義引腳12置低，PC機讀取狀態寄存器時讀取到該用戶自定義狀態為低時，將數據重發，保證了通信的可靠性。 |
