[/table]
|
MC9328MX1的系統關系特性為：一體化的16KB指令Cache及16KB數據Cache，支持虛擬地址轉換存儲器管理單元（VMMU），支持 ROM/SRAM、Flash存儲器、DRAM和外部I/O以8/16/32bit的方式操作，支持EDO/常規或SDRAM存儲器，使用ARM先進的微 控制器總線結構（AMBA），即SoC多主總線接口，利用精簡先進的高性能總線（R-AHB）與速度較慢的片上外圍設備進行通信，可同時連接15個外部設 備。
|
|
盡管嵌入式處理器芯片種類多，引腳繁雜，但根據它們各自的功能特點，因該分布是有規律的，在嵌入式最小硬件系統設計中，要注意區分處理器芯片引腳的類型，仔細分析研究關鍵引腳作用，才能保障最小系統的正常運行。
|
|
MC9328MX1采用MAPBGA封裝，共有256引腳，MC9328MX1的引腳可分為電源、接地、輸入（I）、輸出（O）、輸入/輸出（I/O）5 類。除了電源和接地線有近40根，以及地址總線，數據總線和通用I/O接口端，專用模塊SPI、UART、I2C、LCD等接口，需要認真仔細研究的引腳 不是很多，電源和接地端是保障系統正常工作最基本的條件之一，輸入類型的有些引腳在系統設計時必須認真仔細對待，因為有些電平信號直接影響到 MC9328MX1的正常工作，輸出類型的引腳主要用于對外設的控制或通信，由MC9328MX1主動發出，對MC9328MX1自身的運行不會有太大的 影響，輸入/輸出類型引腳是MC9328MX1與外設的雙向數據傳輸通道。
|
|
2 嵌入式最小系統
|
|
以ARM內核嵌入式微處理器為中心，具有完全相配接的Flash電路、SDRAM電路、JTAG電路、電源電路、晶振電路、復位信號電路和系統總線擴展等，保證嵌入式微處理器正常運行的系統，可稱為嵌入式最小系統。
|
|
嵌入式最小系統硬件結構圖如圖2所示。
|
|
![]()
|
|
嵌入式最小系統硬件功能如下：
|
|
微處理器：MC9328MX1是系統工作和控制中心；
|
|
電源電路：為MC9328MX1核心部分提供所需的1.80V工作電壓，為部分外圍芯片提供3.0V的工作電壓；
|
|
晶振電路：為微處理器及其他電路提供工作時鐘，及系統中MC9328MX1芯片使用32KHz或32.768KHz無源晶振；
|
|
Flash存儲器：存放嵌入式操作系統、用戶應用程序或者其他在系統掉電后需要保存的用戶數據等；
|
|
SDRAM：作為系統運行時的主要區域，系統及用戶數據、堆棧均位于該存儲器中；
|
|
串行接口：用于MX1系統與其他應用系統的短距離雙向串行通信；
|
|
JTAG接口：對芯片內部所有部件進行訪問，通過該接口對系統進行調試、編程等；
|
|
系統總線擴展：引出地址總線、數據總線和必須的控制總線，便于用戶根據自身的特定需求，擴展外圍電路。
|
|
3 最小系統硬件的選擇和單元電路的設計
|
|
3.1 電源電路設計
|
|
電源電路是整個系統正常工作的基礎，設計的電源電路必須滿足系統對該電路性能指標的要求。MC9328MX1核心部分需1.80V工作電壓，部分外圍芯片 需3.30V工作電壓，根據要求輸入5V直流電壓經DC-DC變換，分別為系統提供1.80V和3.30V的工作電壓，不同系統根據實際功耗，選擇器件設 計電源電路，電源電路如圖3所示。
|
|
![]()
|
|
3.2 晶振電路與復位電路設計
|
|
晶振電路為微處理器及其他電路提供工作時鐘，是系統必須的重要電路，MC9328MX1使用32KHz無源晶振，32KHz晶振頻率輸入 MC9328MX1后，經PLL（鎖相環）倍頻后達到16.384MHz，并輸入系統PLL及MCU PLL。MCU PLL將輸入的16.384MHz倍頻到最高192MHz，提供給ARM內核使用，系統晶振電路如圖4所示。
|
|
![]()
|
|
復位電路主要完成系統的上電復位和系統在運行時用戶的按鍵復位功能，本系統采用較簡單的RC復位電路，復位電路如圖5所示。
|
|
![]()
|
|
3.3 Flash存儲器接口電路設計
|
|
Flash存儲器在系統中通常用于存放程序代碼、常量表以及一些在系統掉電后需要保存的數據等。Flash接口電路是最小系統設計中至關重要的電路。
|
|
常用的Flash存儲器為8bit/16bit數據寬度，工作電壓一般為3.3V，主要生產廠商為Intel、Atmel、Hyundai等，他們生產的同類器件一般具有相同的電氣特性和封裝形式，可根據需要選用。
|
|
為了充分發揮32bit MC9328MX1性能優勢，直接采用1片32bit數據寬度的Flash存儲器芯片，也可采用2片16bit數據寬度的Flash存儲器芯片并聯構建 32bit的Flash存儲器系統，16bit Flash存儲器系統的構建方法與32bit Flash存儲器系統相似，本系統使用2片28F320J3A組成32bit Flash存儲器32bit Flash存儲器系統如圖6所示。
|
|
![]()
|
|
2片28F320J3A，其中一片為高16bit，另一片為低16bit，作為整體配置到MC9328MX1外圍接口模塊CS0空間，將 MC9328MX1的#CS接至2片28F320J3A的CE0端，CE1、CE2接地；2片28F320J3A的地址總線[A21-A1]均與 MC9328MX1的地址總線[A22-A01]相連，低16bit片的數據總線與MC9328MX1的低16bit數據總線[D15-D00]連接，高 16bit片的數據總線與MC9328MX1的高16bit數據總線[D31-D16]連接；2片28F320J3A的RP#端接VCC；2片 28F320J3A的OE端接MC9328MX1的#OE；2片28F320J3A的WE端接MC9328MX1的#EB；2片28F320J3A的 BYTE均上拉，使之工作在字模式。
|
|
3.4 SDRAM接口電路設計
|
|
與Flash存儲器相比較，SDRAM雖然不具有掉電保持數據的特性，但其存取速度大大高于Flash存儲器，并且具有讀/寫屬性，SDRAM在系統中主 要用作程序的運行空間、數據及堆棧區。因此，SDRAM接口電路在最小系統設計中必須高度重視。
|
|
目前常用的SDRAM為8bit/16bit數據寬度、工作電壓一般為3.3V，主要生產廠商為Samsung、HYUNDAI、Winbond等，若同 類器件具有相同的電氣特性和封裝形式可通用。但在使用SDRAM時要注意ARM芯片是否具有獨立的SDRAM的刷新控制邏輯，若有可直接與SDRAM接 口，若無則不能直接與SDRAM連接。
|
|
根據系統的需求，可構建16bit或32bit的SDRAM存儲器系統，本系統采用2片K4S281632并聯構建32bit的SDRAM存儲器系統，單 片K4S281632為16bit數據寬度、容量16MB，2片容量共32MB的SDRAM空間，可滿足嵌入式操作系統及各種較復雜運行的運行需求，使用 2片K4S281632構建32bit的SDRAM系統電路如圖7所示。
|
|
![]()
|
|
2片K4S281632，其中一片為高16bit，另一片為低16bit。2片K4S281632作為一整體配接到DRAM/SDRAM的CSD0，將 MC9328MX1的#CSD接至2片K4S281632的CS端，2片K4S281632的CLK端接MC9328MX1的SDCLK端，2片 K4S281632的CLE端接MC9328MX1的SDCKE端；2片K4S281632的RAS、CAS、WE端分別接MC9328MX1的RAS、 CAS、SDWE端，2片K4S281632的地址總線[A08-A00]接MC9328MX1的[A10-A02]；2片K4S281632的地址總線 [A10-A09]接MC9328MX1的[MA11-MA10]；2片K4S281632的地址總線[A11]接MC9328MX1的[A12]；2片 K4S241632的BA1、BA0接MC9328MX1的地址總線[A14-A13]；高16bit片的[DQ15-DQ0]接MC9328MX1的數 據總線[D31-D16]、低16bit片的[DQ15-DQ0]接MC9328MX1的數據總線[D15-D0]；高16bit片的UDQM、LDQM 分別接MC9328MX1的DQM3、DQM2，低16bit片的UDQM、LDQM分別接MC9328MX1的DQM1、DQM0。
|
|
3.5 串行接口電路設計
|
|
MC9328MX1提供了串行接口，使用RS-232標準接口，近距離通信系統中可直接進行端對端的連接，但由于MC9328MX1系統中LVTTL電路 的邏輯電平與RS-232標準邏輯電平不相匹配，二者間要進行正常的通信必須經過信號電平轉換，本系統使用MAX3221電平轉換電路，以RS-232標 準9芯D型接口為例，要完成最基本的串行通信功能，只需要RXD（數據接收）、TXD（數據發送）和GND（地）端即可。串行接口電路如圖8所示。
|
|
![]()
|
|
3.6 JTAG接口電路設計
|
|
JTAG技術是一種嵌入式調試技術，芯片內部封裝了專門的測試電路TAP（測試訪問口），通過專用的JTAG測試工具對內部節點進行測試和控制，目前大多 數ARM器件支持JTAG協議，標準JTAG接口是4線；TMS（測試模式選擇）、TCK（測試時鐘）、TDI（測試數據串行輸入）、TDO（測試數據串 行輸出）。JTAG接口的連接有兩種標準，即14針JTAG接口與MC9328MX1連接電路。
|
|
![]()
|
| [table] |
