|
自動準同期裝置在電力系統并網中有著十分重要的作用。本文采用ATMEGA128單片機為處理器，開發一種主要用于機組同期操作的自動準同期裝置，該裝置能自動檢測系統側和對象側的壓差、頻差和相差，進行同期操作。如果采用一個同期點配備一個裝置的方式，則能大大提高整個系統的同期可靠性。 1 系統的總體設計和硬件框圖 作為準同期裝置，首先必須要準確地測量系統側和待并側的同期參數。也就是精確測量兩側的電壓、頻率，以及相位差。在這個基礎上，裝置要進行準確的同期動作以及和上位機的通信。因此，系統的硬件設計和軟件流程圍繞這三個方面展開。為了減少干擾和便于操作，硬件分為CPU板、信號板和顯示按鍵板。下面的硬件框圖清楚地表示了三者之間的連接關系和信號的流動情況。 圖1 系統硬件框圖 單片機89C58主要負責識別和保存按鍵值（中斷方式），以及直接驅動LCD。 Atmega128單片機有兩個串行口，通過串口0和89C58通訊，通過串口1和上位機進行數據交換。 2 頻率、電壓和相差的計算 ATMEGA128單片機的定時器1和定時器3具有輸入捕獲的功能。因此頻率（周期）的計算可以完全依賴硬件來實現。只需要設計一個轉換電路將正弦波變換成為方波即可。方波兩個上升沿（或下降沿）之間的時間間隔即是系統側或對象側的周期，這樣就可以準確地測量出周期。注意，定時器1和定時器3中的計數值盡量不要采用軟件清零。筆者剛開始的思路是每隔一次輸入捕獲中斷將TCNT1或TCNT3的值清零，然后下一次的計數值乘以計數間隔時間就是系統側或是對象側周期長度。但是這樣的辦法很容易受到其他中斷的影響。當外部事件發生的時候（上升沿或下降沿來到），硬件自動將計數值捕捉到相應的捕獲寄存器，但如果此時有更高級中斷同時到來的話，就必然會推遲一會才可以進入輸入捕獲中斷程序，則軟件必然會推遲清零，因此所測的周期會偏小、頻率會偏大。特別是當更高優先級的中斷程序執行時間較長時，所測周期根本無法使用。正確的做法是：在初始化時將定時器1和定時器3按照同樣的分頻系數同時開放，然后就不要對這兩個定時器進行清零或其他操作。對于這兩個16位定時器的溢出問題，可以通過在定時器1和定時器3的溢出中斷程序中設置分別的溢出標志來解決。本裝置所設計的波形轉換電路如圖2 所示。VAA1為對象側或系統側經過初步處理的交流信號。 電壓的測量和計算涉及到交流采樣技術。交流采樣，就是直接對交流電氣信號的瞬時值進行采樣，再用一定的數值算法求得所關心的信號參數或信息。交流采樣有異步采樣和同步采樣兩種，其中后者應用較多。同步采樣又可以分為硬件同步（PLL鎖相環技術）和軟件同步。軟件同步就是利用處理器的中斷性能跟蹤周期的變化且均勻地采樣。這就是所謂的頻率跟蹤。在數據處理方面，本文采用將正弦周期信號展開成為傅立葉級數的形式，然后再離散化，進而求出電壓有效值。 具體而言，交流信號用 表示。下面是計算的詳細過程。 將周期信號展開成為傅立葉級數的形式： 當 時，可以推出 由7式可以看出只要求 和 ，就可以求出基波的最大值和有效值。同理可以求出其他高次諧波的相關值。將公式2和公式3離散化，則可以在程序中實現和 的計算。也就是 其中，N為同步采樣點數。 相角的測量有兩種實現途徑。一種是主要依賴硬件，軟件起輔助作用。另一種則完全依賴軟件，采用不同的算法。前者的誤差主要來自硬件，后者的誤差主要是算法所帶來的。Atmega128的16位定時器T1/C1和T3/C3均具有輸入捕獲的功能，可以利用兩者對兩側交流信號上升沿進行捕獲，捕獲的時間差與周期進行比較，就可以折算出兩者之間的相差。 但是，遲滯比較器的存在使輸出對輸入信號的幅值敏感 ，輸入信號幅值越大，相移越小，也就是說在電壓比較低的時候，誤差會比較大。完全依賴軟件的測量辦法很多，本裝置的實現方法如下： 則它們的相位差為 。可以推導 兩邊同時積分得 離散化得到 其中N為每周期采樣點數。將左邊應用泰勒級數展開，得到 根據公式18，可求出相差。為了更高精度，可以展開成為高階級數。 3 同期過程流程圖 筆者所設計的同期裝置的同期過程見上圖所示。其中，頻率要優先調節。頻差在要求范圍內時，才可以轉去調節電壓。每次同期操作要設定同期時限，在規定時間內各項指標不能達到定值要求，則此次同期操作失敗。 總結 本文介紹的準同期裝置設計方案最大程度利用了硬件資源，減少了軟件誤差。裝置投入使用后經過測試可以達到機組開關的同期要求，有一定推廣價值。 |
