|
1、阻抗控制概念介紹 為區(qū)別直流電(DC)的電阻，把交流電所遇到的阻力稱為阻抗(Z0)，包括電阻(R)、感抗(XC)和容抗(XL)。 特性阻抗又稱“特征阻抗”。是指在某一頻率下，傳輸信號線中(也就是我們制作的線路板的銅線)，相對某一參考層(也就是常說的屏蔽層、影射層或參考層)，其高頻信號或電磁波在傳播過程中所受的阻力稱之為特性阻抗，它實際上是電阻抗、電感抗、電容抗等一個矢量總和。 2、控制PCB特性阻抗的意義 PCB在電子產品中不僅起電流導通的作用,同時也起信號傳送的作用; 電子產品的高頻、高速化，要求PCB提供的電路性能必須保證信號在傳輸過程中不發(fā)生反射，保持信號完整、不失真； 特性阻抗是解決信號完整性問題的核心所在； 電子設備（如電腦、通信交換機等）操作時，驅動元件(Driver)所發(fā)出的信號，需通過PCB信號線到達接收元件（Receiver）。為保證信號完整性，要求PCB的信號線的特性阻抗（Z0）必須與頭尾元件的“電子阻抗”匹配； 當傳輸線≥1/3上升時間長度時，信號會發(fā)生反射，須考慮特性阻抗。 3、影響特性阻抗的因素 介質介電常數，與特性阻抗值成反比(Er)，下圖為常規(guī)的板材參數:
線路層與接地層(或外層)間介質厚度,與特性阻抗值成正比(H),下圖為常規(guī)的板材參數:
阻抗線線底寬度(下端W1);線面(上端W2)寬度,與特性阻抗成反比。 銅厚,與特性阻抗值成反比(T) 相鄰線路與線路之間的間距,與特性阻抗值成正比（差分阻抗）(S) 基材阻焊厚度,與阻抗值成反比(C) 4、影響阻抗的工藝因素 由于蝕刻原因，在銅厚>2oz時對阻抗影響很大，一般無法控制阻抗。 設計中沒有銅和線的層面空白在生產時需要用固化片去填充，在計算阻抗時就不能直接代用板材供應商提供的介質厚度，而需要減去固化片填充這些空白地方的厚度，這就是自己計算的阻抗和生產廠家結果不一致的主要原因之一。 5、阻抗的計算 阻抗的計算是相對比較繁瑣的，但我們可以總結一些經驗值幫助提高計算效率。對于常用的FR4，50ohm的微帶線，線寬一般等于介質厚度的2倍；50ohm的帶狀線，線寬等于兩平面間介質總厚度的二分之一，這可以幫我們快速鎖定線寬范圍，注意一般計算出來的線寬比該值小些。 除了提升計算效率，我們還要提高計算精度。大家是不是經常遇到自己算的阻抗和板廠算的不一致呢？有人會說這有什么關系，直接讓板廠調啊。但會不會有板廠調不了，讓你放松阻抗管控的情況呢？要做好產品還是一切盡在自己的掌握比較好。 以下提出幾點設計疊層算阻抗時的注意事項供大家參考： a，線寬寧愿寬，不要細。這是什么意思呢？因為我們知道制程里存在細的極限，寬是沒有極限的。如果到時候為了調阻抗把線寬調細而碰到極限時那就麻煩了，要么增加成本，要么放松阻抗管控。所以在計算時相對寬就意味著目標阻抗稍微偏低，比如單線阻抗50ohm，我們算到49ohm就可以了，盡量不要算到51ohm。 b，整體呈現一個趨勢。我們的設計中可能有多個阻抗管控目標，那么就整體偏大或偏小，不要100ohm的偏大，90ohm的偏小。 c，考慮殘銅率和流膠量。當半固化片一邊或兩邊是蝕刻線路時，壓合過程中膠會去填補蝕刻的空隙處，這樣兩層間的膠厚度時間會減小，殘銅率越小，填的越多，剩下的越少。所以如果你需要的兩層間半固化片厚度是5mil，要根據殘銅率選擇稍厚的半固化片。 d，指定玻布和含膠量。看過板材datasheet的工程師都知道不同的玻布，不同的含膠量的半固化片或芯板的介電系數是不同的，即使是差不多高度的也可能是3.5和4的差別，這個差別可以引起單線阻抗3ohm左右的變化。另外玻纖效應和玻布開窗大小密切相關，如果你是10Gbps或更高速的設計，而你的疊層又沒有指定材料，板廠用了單張1080的材料，那就可能出現信號完整性問題。 |
