|
計算機及外設市場的需求 半導體工業的進步，特別是對存儲器的容量、數據處理時間和速度要求更高的高速處理器的發展，是推進計算機及外設市場發展的主要動力，例如，打印機正在成為多功能設備，并集成了更多的智能功能。 同時，降低成本和集成度提高已經成為這個市場的重要發展態勢，這一趨勢導致了業界對低成本、靈活且節省空間的解決方案的開發浪潮。硬盤驅動器（HDD）是以減少引腳數量并提高可靠性和性能為中心，同時最大限度壓縮成本和功耗應用的典型實例。 最后，計算機及外設應用往往要經常升級，這意味著在靈活的存儲器基礎上，產品設計必須具備再用性（可重復使用）。 ST的串行閃存存儲代碼 串行閃存是理想的連接RAM完成代碼執行的代碼存儲解決方案。ST提供的M25Pxx 系列是一個完整的頁式編程/扇區擦除存儲器產品組合，存儲密度從512千位到16兆位（2002年第3季度供貨）。在該系列的特性中， 25MHz SPI 串行接口為要求快速編程和快速代碼下載應用帶來了附加值，此外，高水平的軟硬件保護功能為數據的完整性（一致性）提供了保證。 這些特性有利于各種計算機外設及應用，如硬盤驅動器 (HDD)、光磁盤驅動器(ODD)、圖形卡、打印機、PC主板、CD和DVD播放機、顯示器、鍵盤、光電鼠標和網絡攝像機。 使用串行SPI閃存的代碼影像技術 在生產線上，可執行代碼在串行閃存內完成編程。器件上電后，代碼從這個非易失性存儲器下載到RAM中，由主處理器執行。 代碼影像戰略使優化處理器的性能成為可能，因為從RAM中執行代碼，所以，存取時間比直接使用閃存縮短很多。 并行到串行的基于SPI體系結構 在這種總線體系結構中，利用SPI接口的優點，主處理器可以通過串行總線直接訪問閃存，與非易失性存儲器和RAM共享同一并行總線的體系結構相比，降低了并行總線上的電容負載，從而導致存儲器的訪問時間縮短。 串行存取比并行存取具有更多的優點： ●SPI串行總線所需的接口信號的數量較少：4線（數據輸入、數據輸出、時鐘和片選），對比之下，連接一個10位地址并行存儲器需21個信號。 ●封裝的引腳數量（存儲器、微控制器或ASIC）及印刷電路板上的線路數量都相應地減少。 ●一個串行閃存可以安裝到一個尺寸更小的封裝內：一個串行SPI閃存需要一個8引腳的封裝，而一個并行存儲器需要的封裝至少是28引腳。因此，可以降低由引腳數量直接決定的封裝成本。 ●數據通過SPI總線以25兆位/秒的速率傳送到串行閃存并從串行閃存中傳出，從而實現快速代碼編程和下載。 這些增強特性可以通過兩個體系結構實現：RAM存儲器外置或內置ASIC內。因為ASIC將裝進一個較小的封裝內，所以，第二個解決方案可以將硬件成本壓縮到最低限度。 串行閃存帶來的靈活性 在引出線方面，512千位-8兆位的串行SPI閃存全面兼容，并適合低成本且節省空間的SO-8兼容封裝的占板面積，此外，所有產品都使用標準SPI協議指令集，因此，在軟件上，它們也全面兼容。 因此，ST的M25Pxx SPI閃存可以很容易地用同一家族中的密度更大或更小的產品更換，從而使應用設計具有可重復使用性和擴展性，并節省在新設計上的投資。 高水平的軟硬件保護功能為數據一致性提供保證 數據一致性是計算機及外設應用的一項重要要求。ST的M25Pxx串行閃存具有高水平的軟硬件代碼的雙重保護功能。 1兆位－M25P10-A，1024可編程頁（每頁256字節），4個可擦除扇區（每區256頁） ●硬件保護： 上電時的代碼保護：當電源（VCC）低于一個預置極限電壓時，所有指令被取消；當VCC超過預置極限電壓時，編程擦除和寫操作在2ms（典型值）內仍被取消。這個協議旨在防止存儲器內保存的代碼在上電時被破壞。 當時鐘脈沖不是8的倍數時，禁止任何編程、擦除或寫操作。 一個與狀態寄存器寫禁止位（SRWD）相關的外部線路保護信號（W）保護狀態寄存器的BP0、BP1和BP2。 ●軟件寫保護 狀態寄存器的寫允許閂鎖位（WEL）必須在編程、寫或擦除指令發布前由一個寫允許（WREN）指令設置。 存儲器采用統一扇區結構，通過給狀態寄存器的塊保護位（BP0、BP1、BP2）編程，可以在只讀模式下鎖定扇區。 結論 由于在數據處理時間上具有優異的特性，以及高水平的代碼保護能力，ST的M25Pxx串行閃存是計算機及外設應用的理想解決方案，基于代碼影像體系結構，這個系列產品集成本效益和系統中代碼存儲靈活性于一身。從512千位到8兆位的全部產品都采用少量引腳SO8兼容封裝及未來的MLP8封裝。 |
