stm32開(kāi)發(fā)板開(kāi)發(fā)筆記(2）-開(kāi)發(fā)板jlink燒錄

designapp

開(kāi)發(fā)板上留出了jtag燒錄口，引出了TCK測(cè)試時(shí)鐘，TDI測(cè)試數(shù)據(jù)串行輸入，TMS測(cè)試模式選擇，TDO測(cè)試數(shù)據(jù)串行輸出，

NJTRST測(cè)試系統(tǒng)復(fù)位信號(hào)

如圖所示：





nRST是接芯片的復(fù)位腳，板上的實(shí)物是20針的JTAG接口

20針JTAG接口

1　VTref 　 目標(biāo)板參考電壓，接電源

2 VCC 　 接電源

3 nTRST 　 測(cè)試系統(tǒng)復(fù)位信號(hào)

4、6、8、10、12、14、16、18、20 　GND 接地

5 TDI 　 測(cè)試數(shù)據(jù)串行輸入

7 TMS 　 測(cè)試模式選擇

9 TCK 　 測(cè)試時(shí)鐘

11 RTCK 　測(cè)試時(shí)鐘返回信號(hào)// 這個(gè)沒(méi)有接

13 TDO 　 測(cè)試數(shù)據(jù)串行輸出

15 nRESET 目標(biāo)系統(tǒng)復(fù)位信號(hào)

17 、 19 NC 　未連接

關(guān)于目標(biāo)系統(tǒng)復(fù)位信號(hào)和測(cè)試系統(tǒng)復(fù)位信號(hào)

測(cè)試系統(tǒng)其實(shí)指的是目標(biāo)板上JTAG掃描鏈中各個(gè)芯片中TAP測(cè)試訪問(wèn)端口和邊界掃描單元等，nTRST也就是指復(fù)位TAP測(cè)試訪問(wèn)端口，不復(fù)位芯片邏輯。而目標(biāo)系統(tǒng)就是目標(biāo)板上除了測(cè)試功能以外的正常邏輯了。nRESET連接FPGA的PROG_B(復(fù)位配置邏輯電路，但是這時(shí)的復(fù)位是由上位PC機(jī)使用控制軟件通過(guò)JTAG電纜或控制器來(lái)控制的，條件缺一不可。

這是以FPGA為例子講的，大概懂了。





nrst引腳通過(guò)一個(gè)電容到地。

nrst引腳內(nèi)部是通過(guò)一個(gè)永久的上拉電阻上拉，如果下來(lái)就是復(fù)位，這里的電容起到濾波的作用，防止復(fù)位。





所以這個(gè)開(kāi)發(fā)板要想用jlink燒錄的話，插入電源才能燒錄。