|
例說(shuō)FPGA連載14：自由擴(kuò)展——外設(shè)電路（I/O應(yīng)用） 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1c0nf6Qc 
FPGA器件擁有著豐富的I/O資源，它的可擴(kuò)展性非常強(qiáng)，這也是我們使用它的一個(gè)很重要原因。如果說(shuō)前面四個(gè)部分電路的設(shè)計(jì)相對(duì)而言都比較固定，那么I/O引腳應(yīng)用則相對(duì)要自由很多。當(dāng)然了，這里所謂的“自由”，并不意味了電路設(shè)計(jì)的隨意，而是指著電路設(shè)計(jì)的可選擇性豐富而言的。話說(shuō)回來(lái)，這里的“自由”也還是要建立在一定的基礎(chǔ)之上的。筆者根據(jù)多年的工程經(jīng)驗(yàn)，對(duì)于I/O與外設(shè)的連接擴(kuò)展，歸納出以下一些要點(diǎn)： ● 輸入和輸出時(shí)鐘信號(hào)盡量分配到專用的引腳上。 ● 差分信號(hào)對(duì)必須分配到支持差分傳輸?shù)膶Ｓ靡_上。 ● 高速信號(hào)分配到支持高速傳輸?shù)膶Ｓ靡_上，如支持DDR的專用I/O接口。 ● 一些硬核使用的引腳可能是固定的，千萬(wàn)不能隨意分配。 ● 總線信號(hào)盡量分配到同一個(gè)bank或者相近的bank中。 ● 一些可能產(chǎn)生噪聲干擾的信號(hào)（如時(shí)鐘信號(hào)）盡量遠(yuǎn)離器件的配置信號(hào)和其他敏感信號(hào)。 ● 引腳分配時(shí)盡可能減少交叉連接。 |
