摩爾學堂邀請大師拉扎維教授講授PPL及SERDES

emeidaxia

高性能低功耗鎖相環與SERDES設計高級課程

“High-Performance Low-Power PLL and SERDES Design”

2016年6月06-07日  | 上海

------------------------------------------------------------------------------------------------------------------------------------------

一、為什么參加：

向大師拉扎維教授學習PLL和SerDes的設計，拉扎維教授的優秀教學技巧及先進技術深厚知識會有條不紊地提升你對當前半導體行業熱點課題的理解。

To learn PLL and SERDES design from the master. Razavi’s outstandingteaching techniques and his deep knowledge of the state of the art willmethodically elevate your understanding of these hot topics in today’ssemiconductor industry.

二、誰應該參加：

參加本課程需要具備基本的模擬電路知識，對PLL和SerDes感興趣的設計工程師，設計經理，在校的高年級本科生、研究生等。

Advanced undergraduate or graduate students and practicingengineers who wish to develop a solid knowledge of PLLs and SERDES. A basicunderstanding of analog circuits is assumed.

三、課程安排

課程時間：2016年06月06—07日（2天）

報到注冊時間：2016年6月06號，上午8:30-9:00

課程地點：上海集成電路技術與產業促進中心（上海市浦東新區張東路1388號21幢）

四、課程注冊費用

課程注冊費用4200元/人（含授課費、場地租賃費、資料費、課程期間午餐），學員交通、食宿等費用自理（報名回執表中將提供相關協議酒店信息供選擇）；

優惠折扣：在校學生注冊費用3200元/人；

4人以上團體報名優惠可協商。

五、報名方式

請各單位收到通知后，積極選派人員參加。報名截止日期為2016年05月27日,請在此日期前將報名回執表發送Email或者傳真至：

郵件：steven.yu@lynneconsulting.com

傳真: 021-3327-5892

報名咨詢電話：021-51096090

六、課程具體安排

第一天課程：2016年06月06日（9:00-17:00）

1、電荷泵鎖相環基本概念/ Fundamental Charge-Pump PLL Concepts：

基本架構，相位和頻率鎖定，循環動力學，缺陷的影響；

Basic architecture, phase and frequency locking, loop dynamics, effect of imperfections

2、全數字鎖相環/ All-Digital PLLs：

基本架構，優點和缺點，時間數字轉換器設計，相位噪聲的制定，最先進技術設計實例；

Basic architecture, advantages and disadvantages, time-to-digital converter design, phase noise formulation, examples of state of the art

3、數字控制振蕩器/ Digitally-Controlled Oscillators:

數字調諧環和液晶振蕩器，調諧分辨率和相位噪聲之間的權衡，最先進技術設計實例；

Digital tuning of ring and LC oscillators, trade-offs between tuning resolution and phase noise, examples of the state of the art

第二天課程：2016年06月07日（9:00-17:00）

4、數據及時鐘恢復電路設計/ CDR Design：

NRZ數據時鐘恢復問題，鑒相器的拓撲結構，CDR架構，抖動特性，最先進技術案例研究；

Problem of clock recovery from NRZ data, phase detector topologies, CDR architectures, jitter characteristics, state-of-the-art case studies

5、判決反饋均衡器/ Decision-Feedback Equalizers:

判決反饋均衡器構架分析與設計，半速率，Quarter速率，非回旋式判決反饋均衡器，最先進技術案例研究；

Analysis and design of DFE architectures, half-rate,quarter-rate, unrolled DFEs, state-of-the-art case studies

6、線性均衡器/ Linear Equalizers:

連續時間線性均衡器基本設計原則，功率增益帶寬權衡，連續時間線性均衡器拓撲結構；

Fundamental CTLE design principles, power-bandwidth-gain trade-offs, CTLE topologies

7、發射機設計/ Transmitter Design:

基本構架，多路復用器和前項均衡器設計，最先進技術案例研究；

Basic architecture, multiplexer and FFE design, state-of-the-art studies

七、教授簡介

畢查德.拉扎維教授于1985年在沙里夫理工大學的電氣工程系獲得理學學士學位，并分別于1988年和1992年在斯坦福大學電氣工程系獲得理學碩士和博士學位。他曾在AT&T貝爾實驗室工作，隨后又受聘于Hewlett-Packard實驗室，直到1996年為止。1996年9月，他成為加利福尼亞大學洛杉磯分校的電氣工程系副教授，隨后晉升為教授。目前他從事的研究包括無線收發、頻率合成，高速數據通信及數據轉換的鎖相和時鐘恢復。他出版了150多篇論文和七本書，并獲得了他的研究、教學和作者的眾多獎項。
1992年至1994年畢查德.拉扎維教授于普林斯頓大學擔任助教，1995年于斯坦福大學擔任助教。1993年至2002年，畢查德.拉扎維教授服務于國際固態電路協會ISSCC（International Solid-State Circuits Conference），1998年至2002年，服務于超大規模集成電路論壇。同時擔任IEEE固態電路、IEEE電路及系統、高速電子等刊物特約編輯。

畢查德.拉扎維教授與1994年因為卓越的編輯能力獲ISSCC的Beatrice獎，1994年在歐洲固體電子會議上獲最佳論文獎，1995年和1997年ISSCC的最佳專題小組獎，1997年TRW創新教學獎，1998年IEEE定制集成電路會議最佳論文獎，2001年度 McGraw-Hill第一編輯獎， 2001年獲得ISSCC的Jack Kilby杰出學生論文獎和卓越的編輯能力的Beatrice獎，2006年獲得洛克希德馬丁優秀教學獎，2007年獲得UCLA教員教學獎，2009、2012年獲得CICC最佳邀請論文獎，2012、2015年獲得超大規模集成電路會議最佳學生論文獎及2103年CICC最佳論文獎，2012年, 畢查德.拉扎維教授由于在固態電路領域做的突出貢獻被IEEE固態電路協會授予Donald O. Pederson獎。Donald O. Pederson 獎是IEEE 固態電路的一個技術領域獎，該獎每年由IEEE 固態電路委員會頒發給那些“對固態電路領域有突出貢獻”的人，2014年獲得美國工程教育學會PSW教學獎。

畢查德.拉扎維教授同時也被評為國際固態電路會議（ISSCC）50年以來排名前10位的作者之一。他是IEEE著名講師、特別會員。