|
[問]： 1、電阻電容的封裝形式如何選擇，有沒有什么原則?比如，同樣是 104 的電容有 0603、0805 的封裝，同樣是 10uF 電容有 3216、0805、3528 等封裝形式，選擇哪種封裝形式比較合適呢? 2、有時候兩個芯片的引腳(如芯片A 的引腳 1,芯片B 的引腳 2)可以直接相連，有時候引腳之間(如A-1 和 B-2)之間卻要加上一片電阻，如 22歐，請問這是為什么?這個電阻有什么作用?電阻阻值如何選擇? 3、藕合電容如何布置?有什么原則?是不是每個電源引腳布置一片 0.1μF?有時候看到 0.1μF 和 10μF 聯合起來使用，為什么? 4、所謂 5V TTL 器件、5V CMOS 器件是指什么含義?是不是說該器件電源接上 5V，其引腳輸出或輸入電平就是 5V TTL 或者 5v CMOS? [答]： 1、電阻電容的封裝與元件的規格有關，簡而言之，對于電阻，封裝與阻值(容值)和功率有關，功率越大，封裝尺寸越大;對于電容，封裝與容值和耐壓有關，容值和耐壓越高，封裝尺寸越大。經驗之談，0603 封裝的電容，容值最大為 225(2.2μF)，10μF 的電容，應該沒有 0805 的封裝，而 3216，3528 的封裝與耐壓和材料有關，建議你根據具體元件參考相應的 Datasheet。 2、在芯片的引腳連線之間串入電阻，多見于信號傳輸上，電阻的作用是防止串擾，提高傳輸成功率，有時也用來作為防止浪涌電流。電阻值一般較小，低于 100 歐姆。 3、藕合電容應盡可能靠近電源引腳。耦合電容在電源和地之間的有兩個作用：一方面是蓄能電容，避免由于電流的突變而使電壓下降，相當于濾紋波，故又稱為去藕。另一方面旁路掉該器件的高頻噪聲，故又稱為旁路。數字電路中典型的去耦電容值是 0.1μF。這個電容的分布電感的典型值是 5μH。0.1μF 的去耦電容有 5μH 的分布電感，它的并行共振頻率大約在 7MHz 左右，也就是說，對于 10MHz 以下的噪聲有較好的去耦效果，對 40MHz 以上的噪聲幾乎不起作用。0.1μF、10μF 的電容并聯使用，共振頻率在 20MHz 以上，去除高頻噪聲的效果要好一些，較好的兼顧了去藕和旁路。經驗上，每 10 片左右 IC 要加一片 1 個耦合電容，可選 1μF 左右。最好不用鋁電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用，可按 C="1"/F， 10MHz 取 0.1μF，100MHz 取 0.01μF。 4、泛泛地講，5V TTL 器件和 5V CMOS 器件統稱為 5V 器件，可以講該器件電源接上 5V，其引腳輸出或輸入電平就是 5V TTL 或者 5V CMOS。但 TTL 和 CMOS 器件由于材料的不同，導致其驅動能力、功耗、上升時間、開關速度等參數迥異，分別適用不同的場合。 [問]： 1、我是剛學習單片機系統設計的，感覺有很多地方都是按經驗值來選擇電阻電容的。比如，去藕電容一般是 0.1μF，上下拉電阻一般是 4.7K--10K，晶振起振電路電容好像一般為 22pF;還有，電阻的封裝選擇說是要按功率來說，可是怎么計算具體需要多大功率的電阻呢?我看很多設計中好像就是經驗，大多使用 0805 或者 0603，電容好像也差不多，耐壓電壓稍微選大點應該就沒問題? 2、USB 插座電路，有一個電容：0.01μF/2KV，有這么高的耐壓電壓電容嗎?為什么在這里需要使用這么高的耐壓電容? 3、何謂扇入、扇出、扇入系數及扇出系數? [答]： 1、關于電容的選擇，與頻率關系較為密切。以晶振的匹配電容為例，主要用來匹配晶體和振蕩電路使電路易于啟振并處于合理的激勵態下，對頻率也有一定的“微調”作用，若頻率為 11.0592MHz，則該電容取30pF;當頻率為 22.0184MHz，則取 22pF。另外，上拉電阻一般取值是4.7--10K，而下拉電阻一般取值是 10K--100K。 至于電阻的額定功率的選擇，一般取 0.25W 或 0.125W，此時封裝多為 0805 或者 0603;但若用于電流檢測或限流作用時，需取 0.5W--3W，封裝尺寸肯定大了，3216，3528 都有可能。 2、0.01μF/2KV，多數為陶瓷電容或聚丙烯電容，應是安規電容，用于電源濾波器，起EMC及濾波作用。所謂的安規電容，是指用于這樣的場合：即電容器失效后，不會導致電擊，不危及人身安全。 3、扇入系數，是指門電路允許的輸入端數目。一般門電路的扇入系數 Nr 為 1--5，最多不超過 8。若芯片輸入端數多于實際要求的數目，可將芯片多余輸入端接高電平(+5V)或接低電平(GND)。扇出系數，是指一個門的輸出端所驅動同類型門的個數，或稱負載能力。一般門電路的扇出系數 Nc 為 8，驅動器的扇出系數 Nc 可達 25。Nc 表征了門電路的負載能力 |
