|
混跡模擬領(lǐng)域，模擬工程師不懂模數(shù)轉(zhuǎn)換器(ADC)那怎么行?在電子領(lǐng)域中模擬技術(shù)是被公認(rèn)的最難的技術(shù)，眾多資深的模擬工程師無(wú)一不是從百上千次的實(shí)踐中不斷學(xué)習(xí)，不斷摸索。但是作為初級(jí)的模擬工程師呢?如何能夠快速的上手并在模擬技術(shù)領(lǐng)域快速的成長(zhǎng)呢?本文針對(duì)模擬工程師的必備知識(shí)-模數(shù)轉(zhuǎn)換器(ADC)進(jìn)行了知識(shí)整理與講解。 什么是ADC,ADC是什么意思 adc: Analog-to-Digital Converter的縮寫(xiě),意思是模/數(shù)轉(zhuǎn)換器。實(shí)現(xiàn)把模擬信號(hào)轉(zhuǎn)變?yōu)閿?shù)字量的設(shè)備稱為模—數(shù)(A/D)轉(zhuǎn)換器，簡(jiǎn)稱ADC ADC(A/D轉(zhuǎn)換器) 在ADC轉(zhuǎn)換器中，一般經(jīng)過(guò)采樣、保持、量化和編碼這四個(gè)步驟來(lái)完成從模擬量到數(shù)字量的轉(zhuǎn)換。 (1)采樣與保持 (2)量化與編碼 數(shù)字信號(hào)最低有效位的1即1LSB所代表的數(shù)量就是這個(gè)最小數(shù)量單位，稱為量化單位，用Δ表示。 將采樣輸出電壓用最小單位的整數(shù)倍來(lái)表示，這個(gè)過(guò)程就叫量化。 將量化的結(jié)果用代碼表示出來(lái)的過(guò)程就稱為編碼。編碼輸出的結(jié)果就是A/D轉(zhuǎn)換器的輸出。 A/D轉(zhuǎn)換電路方式 模—數(shù)轉(zhuǎn)換器根據(jù)其工作原理大致分為并行式和并/串式A/D、逐次逼近式、雙積分式和計(jì)數(shù)比較式A/D等幾種形式。 逐次逼近式A/D由電壓比較器、D/A轉(zhuǎn)換器、逐次逼近寄存器(SAR)和控制邏輯等組成。 ADC0808/0809 IN0～I(xiàn)N7：模擬量輸入腳; ADDA、ADDB、ADDC：通道地址輸入端。 CLOCK：時(shí)鐘輸入端。 ALE：地址鎖存允許端。 START：?jiǎn)?dòng)脈沖輸入端。 EOC：轉(zhuǎn)換結(jié)束信號(hào)端。 OE：允許輸出端。 D7～D0引腳：轉(zhuǎn)換所得8位數(shù)據(jù)在這8個(gè)管腳上輸出，D7是最高位，D0是最低位。 UCC：電源正極輸入端，接+5 V。 GND：地端，電源負(fù)極接至該端。 UREF(+)和UREF(-)：分別為基準(zhǔn)電壓UREF的高電平端和低電平端。 ADC的主要技術(shù)參數(shù) (1)分辨率 A/D的分辨率是使A/D輸出數(shù)字量最低位變化1所對(duì)應(yīng)的輸入模擬電壓變化的大小值。分辨率也用輸出二進(jìn)制數(shù)的位數(shù)來(lái)表示，如8位A/D的分辨率就是8，位數(shù)越多，誤差越小，轉(zhuǎn)換精度也越高。 (2)量化誤差 用數(shù)字量近似表示模擬量的過(guò)程稱為量化。A/D轉(zhuǎn)換一般是按四舍五入原則進(jìn)行的，由此產(chǎn)生的誤差稱為量化誤差，量化誤差小于等于1LSB。 (3)精度 精度分為絕對(duì)精度和相對(duì)精度。 在一個(gè)A/D中，任何數(shù)碼所對(duì)應(yīng)的實(shí)際模擬電壓與其理想的電壓之差并不是一個(gè)常數(shù)，把差值中的最大值定義為該A/D的絕對(duì)精度;而相對(duì)精度則定義為這個(gè)最大差值與滿刻度模擬電壓的百分?jǐn)?shù)，或者用二進(jìn)制分?jǐn)?shù)來(lái)表示相對(duì)應(yīng)的數(shù)字量。 (4)轉(zhuǎn)換時(shí)間 轉(zhuǎn)換時(shí)間是完成一次A/D轉(zhuǎn)換所需要的時(shí)間，這是指從啟動(dòng)A/D轉(zhuǎn)換器開(kāi)始到獲得相應(yīng)數(shù)據(jù)所需要的總時(shí)間。 ADC關(guān)鍵性能指標(biāo)及誤區(qū) 由于ADC產(chǎn)品相對(duì)于網(wǎng)絡(luò)產(chǎn)品和服務(wù)器需求小很多，用戶和集成商在選擇產(chǎn)品時(shí)對(duì)關(guān)鍵指標(biāo)的理解難免有一些誤區(qū)，加之部分主流廠商刻意引導(dǎo)，招標(biāo)規(guī)范往往有不少非關(guān)鍵指標(biāo)作被作為必須符合項(xiàng)。接下來(lái)就這些誤區(qū)和真正的關(guān)鍵指標(biāo)做一些探討。 誤區(qū)1： CPU數(shù)量和主頻。 目前大部分廠商采用了類似的通用CPU架構(gòu)，但還是可能采用不同廠家的CPU。即使是同一個(gè)廠家，也可能是不同系列。最關(guān)鍵的是CPU數(shù)量和主頻并不代表 性能，除非是同一個(gè)廠家的同一個(gè)軟件。同樣，完全相同的硬件配置，不同廠商的架構(gòu)和系統(tǒng)發(fā)揮出來(lái)的性能可能相差數(shù)倍，正如完全相同的幾個(gè)人在不同的管理環(huán) 境下發(fā)揮出來(lái)的貢獻(xiàn)差別會(huì)很大。并行計(jì)算處理不好，由于CPU間信開(kāi)銷(xiāo)及鎖的問(wèn)題，CPU數(shù)量增加并不意味性能增加。如果1個(gè)CPU可以跑出其它產(chǎn)品8個(gè) cpu的性能，誰(shuí)會(huì)選擇8個(gè)CPU的產(chǎn)品?成本，功耗，體積都會(huì)大很多。因此，CPU硬件配置并不代表性能。 誤區(qū)2： 內(nèi)存。 同樣與系統(tǒng)架構(gòu)相關(guān)。同樣與架構(gòu)有關(guān)，對(duì)于CPU獨(dú)享內(nèi)存的架構(gòu)，每個(gè)核即使只配置2G內(nèi)存，一個(gè)8核的產(chǎn)品就需要16G內(nèi)存，但每個(gè)核可訪問(wèn)的內(nèi)存資源 只有2G。這樣的架構(gòu)一份數(shù)據(jù)需要復(fù)制多次并保存多份，使用效率很低，最終也會(huì)影響到性能。而共享內(nèi)存架構(gòu)的產(chǎn)品，每個(gè)核可以訪問(wèn)所有內(nèi)存資源，數(shù)據(jù)也只 需要保存一份。如果是32位操作系統(tǒng)，共享內(nèi)存架構(gòu)4G內(nèi)存的實(shí)際效率就超過(guò)獨(dú)享內(nèi)存架構(gòu)的任意配置產(chǎn)品(目前A10之外的產(chǎn)品均為32位操作系統(tǒng)，獨(dú)享 內(nèi)存架構(gòu))。64位操作系統(tǒng)突破4G的限制，實(shí)際效率就會(huì)更高。因此，內(nèi)存不代表性能。如果一定要比較，需要比較每個(gè)核可訪問(wèn)的內(nèi)存資源。 誤區(qū)3：端口數(shù)量。ADC產(chǎn)品不同于2/3層交換機(jī)，端口數(shù)量代表可連接更多設(shè)備。ADC產(chǎn)品部署環(huán)境一定會(huì)有2/3層交換機(jī)，服務(wù)器不需要直接連接到ADC產(chǎn)品。只要端口數(shù)量大于實(shí)際需要的吞吐量并有足夠端口與交換機(jī)連接即可。 誤區(qū)4：交換能力。 這個(gè)指標(biāo)也是沿用了交換機(jī)的指標(biāo)。交換機(jī)性能與交換矩陣芯片交換能力密切相關(guān)，與CPU關(guān)系不是很大。而ADC產(chǎn)品則不同，交換矩陣并不是必須部件，大多 產(chǎn)品采用通用CPU架構(gòu)使用PCIe總線擴(kuò)展接口，這部分已經(jīng)不是ADC產(chǎn)品的瓶頸所在。ADC性能基本取決于系統(tǒng)整體架構(gòu)下CPU發(fā)揮出來(lái)的效率。而且 大部分產(chǎn)品本身已經(jīng)是服務(wù)器的硬件架構(gòu)，應(yīng)該沒(méi)有人對(duì)服務(wù)器要求交換能力的指標(biāo)。 可以看出，誤區(qū)所在均為沿用了服務(wù)器或交換機(jī)的一些指標(biāo)，這些硬件配置并不代表ADC產(chǎn)品的真正性能，但一些廠商還是刻意利用這些指標(biāo)(尤其是CPU和內(nèi)存)來(lái)誤導(dǎo)客戶屏蔽競(jìng)爭(zhēng)對(duì)手。ADC真正關(guān)鍵的性能指標(biāo)如下。 1. 4/7層吞吐量。由于需要CPU進(jìn)行復(fù)雜的4-7層處理，4/7層吞吐量交2/3層吞吐量要低很多，但這是ADC真正能處理的數(shù)據(jù)吞吐量。這也是2/3層 吞吐量對(duì)于ADC產(chǎn)品并不關(guān)鍵的原因。這個(gè)指標(biāo)的測(cè)試方式通常是發(fā)送盡可能多HTTP GET請(qǐng)求，服務(wù)器應(yīng)答較大HTTP對(duì)象(如512Kbytes或1MBytes，會(huì)分為若干數(shù)據(jù)包傳輸)，計(jì)算無(wú)失敗情況下線路上傳輸?shù)臄?shù)據(jù)量。差異在 于不同儀表廠商或不同測(cè)試可能會(huì)不計(jì)算2/3層包頭或GET請(qǐng)求部分，由于這部分所占比例極小，影響不是很大。嚴(yán)格來(lái)說(shuō)，橫向比較時(shí)應(yīng)該確定所取HTTP 對(duì)象大小及是否計(jì)算2/3層包頭部分。 2. 4層每秒新建連接速率(L4 CPS)。 衡量ADC產(chǎn)品每秒鐘可以處理多少個(gè)TCP新建連接。通常測(cè)試方法為發(fā)送盡可能多的HTTP GET請(qǐng)求，服務(wù)器應(yīng)答較小HTTP對(duì)象(如1Bytes，128Bytes，1KBytes)， ADC產(chǎn)品在中間只根據(jù)4層信息進(jìn)行復(fù)雜均衡。每個(gè)連接需要完整的3次握手建立過(guò)程，GET請(qǐng)求，和TCP關(guān)閉連接過(guò)程。這個(gè)指標(biāo)對(duì)于ADC產(chǎn)品應(yīng)付突發(fā) 大量連接非常重要。好比一個(gè)地鐵入口的通過(guò)率一樣，如果入口太小，客流突然增加時(shí)，如果客人無(wú)法進(jìn)入，業(yè)務(wù)自然會(huì)受到影響。比較該指標(biāo)時(shí)需要注意所取 HTTP對(duì)象大小。 3. 7層每秒新建連接速率(L7 CPS)。與4層新建連接速率類似，只是ADC產(chǎn)品在中間需要根據(jù)應(yīng)用層信息進(jìn)行服務(wù)器選擇(通常測(cè)試使用url交換)，而且每個(gè)TCP連接上只能傳輸1 個(gè)HTTP請(qǐng)求。使用7層處理對(duì)CPU效率要求更高。如同進(jìn)入地鐵時(shí)需要核查客人更多信息和安檢一樣，其通過(guò)率比正常通過(guò)率會(huì)有不同程度降低。A10產(chǎn)品 通常可以做到4層新建連接速率的70-80%，而其它很多廠商只能做到30-40%。比較該指標(biāo)時(shí)同樣要注意HTTP對(duì)象大小和每個(gè)TCP連接傳輸?shù)恼?qǐng)求 數(shù)。 4. 7層每秒交易速率(L7 RPS)。有些廠商使用L7 RPS作為L(zhǎng)7 CPS來(lái)混淆誤導(dǎo)客戶，RPS測(cè)試會(huì)定義每個(gè)TCP連接可以傳輸多少個(gè)HTTP請(qǐng)求，通常會(huì)有10個(gè)請(qǐng)求/TCP連接，無(wú)限制請(qǐng)求連接/TCP連接幾種測(cè) 試數(shù)據(jù)。使用1個(gè)請(qǐng)求的L7 RPS值就是L7 CPS。差別在于每個(gè)連接傳送多個(gè)請(qǐng)求時(shí)的L7 RPS測(cè)試中，ADC可以省去大量TCP連接建立和關(guān)閉過(guò)程。比較該指標(biāo)時(shí)同樣要注意HTTP對(duì)象大小和每個(gè)TCP連接傳輸?shù)恼?qǐng)求數(shù)。 5. 并發(fā)會(huì)話數(shù)量。 如果新建連接速率代表了一個(gè)地鐵入口通過(guò)率，并發(fā)會(huì)話則代表了該地鐵線路上在車(chē)上的所有人數(shù)。如果內(nèi)部承運(yùn)能力不夠高，就會(huì)造成乘客擠壓過(guò)載最后癱瘓。并 發(fā)會(huì)話測(cè)試并不是簡(jiǎn)單的在內(nèi)存中保存這些條目，實(shí)際測(cè)試中，必須在每個(gè)連接上定時(shí)傳送數(shù)據(jù)驗(yàn)證設(shè)備可以準(zhǔn)確查找已有會(huì)話并轉(zhuǎn)發(fā)數(shù)據(jù)。測(cè)試中還可能會(huì)細(xì)分4 層并發(fā)會(huì)話數(shù)量和7層并發(fā)會(huì)話數(shù)量，區(qū)別在于ADC基于不同信息建立會(huì)話和每個(gè)連接占用的會(huì)話條目不同。由于并發(fā)會(huì)話與內(nèi)存關(guān)系很大，32位系統(tǒng)的ADC 由于4G內(nèi)存限制都不可能做得很大，而64位系統(tǒng)的ADC就不會(huì)受到這個(gè)限制。 6. 防DDoS攻擊能力(syn/sec)。ADC產(chǎn)品的并發(fā)會(huì)話能力和新建連接速率遠(yuǎn)遠(yuǎn)大于防 火墻類產(chǎn)品，因此在ADC外部署防 火墻會(huì)成為瓶頸。這就要求 ADC本身有足夠強(qiáng)大的防攻擊能力。目前大部分ADC產(chǎn)品均采用了Syn-cookie方式來(lái)防御DDoS攻擊，實(shí)際性能取決于各自的系統(tǒng)架構(gòu)和處理算 法。 值得一提的是，F(xiàn)5的7層新建速率與4層新建速率相比下降非常大，因此會(huì)有使用與其他廠商不同的一些數(shù)據(jù)來(lái)作為L(zhǎng)7 CPS應(yīng)答的情況。F5 提供3個(gè)L7 CPS/RPS指標(biāo). L7 Connection per Sec(1-1), 客戶側(cè)連接1 request/connection，服務(wù)器側(cè)連接1 request/connection。 通用L7 CPS定義。 L7 Requests per Sec (1-inf),客戶側(cè)連接1 request/connection，服務(wù)器側(cè)連接unlimited request/connection。 用戶通常看到的L7 CPS數(shù)據(jù)。 L7 Requests per Sec (inf-inf),客戶側(cè)連接unlimited request/connection，服務(wù)器側(cè)連接unlimited request/connection。 F5公開(kāi)的測(cè)試報(bào)告明確描述其所有7層測(cè)試均啟用連接復(fù)用功能，因此測(cè)試報(bào)告中看到的都是“L7 Requests per Sec (1-inf)”。比較L7 CPS時(shí)時(shí)應(yīng)該注意使用其CPS(1-1)指標(biāo)。 其他SSL指標(biāo)、DNS QPS指標(biāo)、HTTP壓縮指標(biāo)對(duì)于使用該類應(yīng)用的用戶很重要，但不屬于通用關(guān)鍵指標(biāo)，就暫不逐一解釋了。 多種ADC的分析比較 A/D轉(zhuǎn)換技術(shù) 現(xiàn)在的軟件無(wú)線電、數(shù)字圖像采集都需要有高速的A/D采樣保證有效性和精度，一般的測(cè)控系統(tǒng)也希望在精度上有所突破，人類數(shù)字化的浪潮推動(dòng)了A/D轉(zhuǎn)換器不斷變革，而A/D轉(zhuǎn)換器是人類實(shí)現(xiàn)數(shù)字化的先鋒。 逐次逼近型、積分型、壓頻變換型等，主要應(yīng)用于中速或較低速、中等精度的數(shù)據(jù)采集和智能儀器中。分級(jí)型和流水線型ADC主要應(yīng)用于高速情況下的瞬態(tài)信 號(hào)處理、快速波形存儲(chǔ)與記錄、高速數(shù)據(jù)采集、視頻信號(hào)量化及高速數(shù)字通訊技術(shù)等領(lǐng)域。此外，采用脈動(dòng)型和折疊型等結(jié)構(gòu)的高速ADC，可應(yīng)用于廣播衛(wèi)星中的 基帶解調(diào)等方面。∑-Δ型ADC主應(yīng)用于高精度數(shù)據(jù)采集特別是數(shù)字音響系統(tǒng)、多媒體、地震勘探儀器、聲納等電子測(cè)量領(lǐng)域。下面對(duì)各種類型的ADC作簡(jiǎn)要介 紹。 1.逐次逼近型ADC 逐次逼近型ADC應(yīng)用非常廣泛的模/數(shù)轉(zhuǎn)換方法，它包括1個(gè)比較器、1個(gè)數(shù)模轉(zhuǎn)換器、1個(gè)逐次逼近寄存器(SAR)和1個(gè)邏輯控制單元。它是將采樣輸 入信號(hào)與已知電壓不斷進(jìn)行比較，1個(gè)時(shí)鐘周期完成1位轉(zhuǎn)換，N位轉(zhuǎn)換需要N個(gè)時(shí)鐘周期，轉(zhuǎn)換完成，輸出二進(jìn)制數(shù)。這一類型ADC的分辨率和采樣速率是相互 矛盾的，分辨率低時(shí)采樣速率較高，要提高分辨率，采樣速率就會(huì)受到限制。 優(yōu)點(diǎn)：分辨率低于12位時(shí)，價(jià)格較低，采樣速率可達(dá)1MSPS;與其它ADC相比，功耗相當(dāng)?shù)汀?br /> 缺點(diǎn)：在高于14位分辨率情況下，價(jià)格較高;傳感器產(chǎn)生的信號(hào)在進(jìn)行模/數(shù)轉(zhuǎn)換之前需要進(jìn)行調(diào)理，包括增益級(jí)和濾波，這樣會(huì)明顯增加成本。 2.積分型ADC 積分型ADC又稱為雙斜率或多斜率ADC，它的應(yīng)用也比較廣泛。它由1個(gè)帶有輸入切換開(kāi)關(guān)的模擬積分器、1個(gè)比較器和1個(gè)計(jì)數(shù)單元構(gòu)成，通過(guò)兩次積分 將輸入的模擬電壓轉(zhuǎn)換成與其平均值成正比的時(shí)間間隔。與此同時(shí)，在此時(shí)間間隔內(nèi)利用計(jì)數(shù)器對(duì)時(shí)鐘脈沖進(jìn)行計(jì)數(shù)，從而實(shí)現(xiàn)A/D轉(zhuǎn)換。 積分型ADC兩次積分的時(shí)間都是利用同一個(gè)時(shí)鐘發(fā)生器和計(jì)數(shù)器來(lái)確定，因此所得到的D表達(dá)式與時(shí)鐘頻率無(wú)關(guān)，其轉(zhuǎn)換精度只取決于參考電壓VR。此外， 由于輸入端采用了積分器，所以對(duì)交流噪聲的干擾有很強(qiáng)的抑制能力。能夠抑制高頻噪聲和固定的低頻干擾(如50Hz或60Hz)，適合在嘈雜的工業(yè)環(huán)境中使 用。這類ADC主要應(yīng)用于低速、精密測(cè)量等領(lǐng)域，如數(shù)字電壓表。 優(yōu)點(diǎn)：分辨率高，可達(dá)22位;功耗低、成本低。 缺點(diǎn)：轉(zhuǎn)換速率低，轉(zhuǎn)換速率在12位時(shí)為100～300SPS。 3.并行比較A/D轉(zhuǎn)換器 并行比較ADC主要特點(diǎn)是速度快，它是所有的A/D轉(zhuǎn)換器中速度最快的，現(xiàn)代發(fā)展的高速ADC大多采用這種結(jié)構(gòu)，采樣速率能達(dá)到1GSPS以上。但受到功率和體積的限制，并行比較ADC的分辨率難以做的很高。 這種結(jié)構(gòu)的ADC所有位的轉(zhuǎn)換同時(shí)完成，其轉(zhuǎn)換時(shí)間主取決于比較器的開(kāi)關(guān)速度、編碼器的傳輸時(shí)間延遲等。增加輸出代碼對(duì)轉(zhuǎn)換時(shí)間的影響較小，但隨著分 辨率的提高，需要高密度的模擬設(shè)計(jì)以實(shí)現(xiàn)轉(zhuǎn)換所必需的數(shù)量很大的精密分壓電阻和比較器電路。輸出數(shù)字增加一位，精密電阻數(shù)量就要增加一倍，比較器也近似增 加一倍。 并行比較ADC的分辨率受管芯尺寸、輸入電容、功率等限制。結(jié)果重復(fù)的并聯(lián)比較器如果精度不匹配，還會(huì)造成靜態(tài)誤差，如會(huì)使輸入失調(diào)電壓增大。同時(shí)，這一類型的ADC由于比較器的亞穩(wěn)壓、編碼氣泡，還會(huì)產(chǎn)生離散的、不精確的輸出，即所謂的“火花碼”。 優(yōu)點(diǎn)：模/數(shù)轉(zhuǎn)換速度最高。 缺點(diǎn)：分辨率不高，功耗大，成本高。 4.壓頻變換型ADC 壓頻變換型ADC是間接型ADC，它先將輸入模擬信號(hào)的電壓轉(zhuǎn)換成頻率與其成正比的脈沖信號(hào)，然后在固定的時(shí)間間隔內(nèi)對(duì)此脈沖信號(hào)進(jìn)行計(jì)數(shù)，計(jì)數(shù)結(jié)果 即為正比于輸入模擬電壓信號(hào)的數(shù)字量。從理論上講，這種ADC的分辨率可以無(wú)限增加，只要采用時(shí)間長(zhǎng)到滿足輸出頻率分辨率要求的累積脈沖個(gè)數(shù)的寬度即可。 優(yōu)點(diǎn)：精度高、價(jià)格較低、功耗較低。 缺點(diǎn)：類似于積分型ADC，其轉(zhuǎn)換速率受到限制，12位時(shí)為100～300SPS。 5.∑-Δ型ADC ∑-Δ轉(zhuǎn)換器又稱為過(guò)采樣轉(zhuǎn)換器，它采用增量編碼方式即根據(jù)前一量值與后一量值的差值的大小來(lái)進(jìn)行量化編碼。∑-Δ型ADC包括模擬∑-Δ調(diào)制器和數(shù) 字抽取濾波器。∑-Δ調(diào)制器主要完成信號(hào)抽樣及增量編碼，它給數(shù)字抽取濾波器提供增量編碼即∑-Δ碼;數(shù)字抽取濾波器完成對(duì)∑-Δ碼的抽取濾波，把增量編 碼轉(zhuǎn)換成高分辨率的線性脈沖編碼調(diào)制的數(shù)字信號(hào)。因此抽取濾波器實(shí)際上相當(dāng)于一個(gè)碼型變換器。 優(yōu)點(diǎn)：分辨率較高，高達(dá)24位;轉(zhuǎn)換速率高，高于積分型和壓頻變換型ADC;價(jià)格低;內(nèi)部利用高倍頻過(guò)采樣技術(shù)，實(shí)現(xiàn)了數(shù)字濾波，降低了對(duì)傳感器信號(hào)進(jìn)行濾波的要求。 缺點(diǎn)：高速∑-△型ADC的價(jià)格較高;在轉(zhuǎn)換速率相同的條件下，比積分型和逐次逼近型ADC的功耗高。 6.流水線型ADC 流水線結(jié)構(gòu)ADC，又稱為子區(qū)式ADC，它是一種高效和強(qiáng)大的模數(shù)轉(zhuǎn)換器。它能夠提供高速、高分辨率的模數(shù)轉(zhuǎn)換，并且具有令人滿意的低功率消耗和很小的芯片尺寸;經(jīng)過(guò)合理的設(shè)計(jì)，還可以提供優(yōu)異的動(dòng)態(tài)特性。 流水線型ADC由若干級(jí)級(jí)聯(lián)電路組成，每一級(jí)包括一個(gè)采樣/保持放大器、一個(gè)低分辨率的ADC和DAC以及一個(gè)求和電路，其中求和電路還包括可提供增 益的級(jí)間放大器。快速精確的n位轉(zhuǎn)換器分成兩段以上的子區(qū)(流水線)來(lái)完成。首級(jí)電路的采樣/保持器對(duì)輸入信號(hào)取樣后先由一個(gè)m位分辨率粗A/D轉(zhuǎn)換器對(duì) 輸入進(jìn)行量化，接著用一個(gè)至少n位精度的乘積型數(shù)模轉(zhuǎn)換器(MDAC)產(chǎn)生一個(gè)對(duì)應(yīng)于量化結(jié)果的模/擬電平并送至求和電路，求和電路從輸入信號(hào)中扣除此模 擬電平。并將差值精確放大某一固定增益后關(guān)交下一級(jí)電路處理。經(jīng)過(guò)各級(jí)這樣的處理后，最后由一個(gè)較高精度的K位細(xì)A/D轉(zhuǎn)換器對(duì)殘余信號(hào)進(jìn)行轉(zhuǎn)換。將上述 各級(jí)粗、細(xì)A/D的輸出組合起來(lái)即構(gòu)成高精度的n位輸出。 優(yōu)點(diǎn)：有良好的線性和低失調(diào);可以同時(shí)對(duì)多個(gè)采樣進(jìn)行處理，有較高的信號(hào)處理速度，典型的為T(mén)conv ADC性能提高的建議 雖然ADC看起來(lái)非常簡(jiǎn)單，但它們必須正確使用才能獲得最優(yōu)的性能。ADC具有與簡(jiǎn)單模擬放大器相同的性能限制，比如有限增益、偏置電壓、共模輸入電 壓限制和諧波失真等。ADC的采樣特性需要我們更多地考慮時(shí)鐘抖動(dòng)和混疊。以下一些指南有助于工程師在設(shè)計(jì)中充分發(fā)揮ADC的全部性能。 模擬輸入 要認(rèn)真對(duì)待ADC的模擬輸入信號(hào)，盡量使它保持干凈，“無(wú)用輸入”通常會(huì)導(dǎo)致“數(shù)字化的無(wú)用輸出”。模擬信號(hào)路徑應(yīng)遠(yuǎn)離任何快速開(kāi)關(guān)的數(shù)字信號(hào)線，以防止噪聲從這些數(shù)字信號(hào)線耦合進(jìn)模擬路徑。 雖然簡(jiǎn)化框圖給出的是單端模擬輸入，但在高性能ADC上經(jīng)常使用差分模擬輸入。差分驅(qū)動(dòng)ADC可以提供更強(qiáng)的共模噪聲抑制性能，由于有更小的片上信號(hào) 擺幅，因此一般也能獲得更好的交流性能。差分驅(qū)動(dòng)一般使用差分放大器或變壓器實(shí)現(xiàn)。變壓器可以提供比放大器更好的性能，因?yàn)橛性捶糯笃鲿?huì)帶來(lái)影響總體性能 的額外噪聲源。但是，如果需要處理的信號(hào)含有直流成份，具有隔直流特性的變壓器就不能用。在設(shè)計(jì)預(yù)驅(qū)動(dòng)電路時(shí)必須考慮驅(qū)動(dòng)放大器的噪聲和線性性能。需要注 意的是，因?yàn)楦咝阅蹵DC通常有非常高的輸入帶寬，因此在ADC輸入引腳處直接濾波可以減少混入基帶的寬帶噪聲數(shù)量。 參考輸入 參考輸入應(yīng)看作是另一個(gè)模擬輸入，必須盡可能保持干凈。參考電壓(VREF)上的任何噪聲與模擬信號(hào)上的噪聲是沒(méi)有區(qū)別的。一般ADC的數(shù)據(jù)手冊(cè)上會(huì) 規(guī)定要求的去耦電容。這些電容應(yīng)放置在離ADC最近的地方。為了節(jié)省電路板面積，PCB設(shè)計(jì)師有時(shí)會(huì)將去耦電容放在PCB的背面，這種情況應(yīng)盡可能避免， 因?yàn)檫^(guò)孔的電感會(huì)降低高頻時(shí)電容的去耦性能。VREF通常用來(lái)設(shè)置ADC的滿刻度范圍，因此減小VREF電壓值會(huì)減小ADC的LSB值，使得ADC對(duì)系統(tǒng) 噪聲更加敏感(1V滿刻度10位ADC的LSB值等于1V/210=1mV)。 圖：典型的模數(shù)轉(zhuǎn)換器功能框圖 時(shí)鐘輸入 根據(jù)具體的應(yīng)用，數(shù)字時(shí)鐘輸入可能與模擬輸入具有同等的重要性。ADC中有兩大噪聲源：一個(gè)是由輸入信號(hào)的量化引起的(正比于ADC中的位數(shù))，另一 個(gè)是由時(shí)鐘抖動(dòng)引起的(在錯(cuò)誤時(shí)間點(diǎn)采樣輸入信號(hào))。根據(jù)以下公式，在非過(guò)采樣ADC應(yīng)用中量化噪聲將限制最大可能的信噪比(SNR)值。 其中，N為ADC的位數(shù)、SNR為信噪比。 從直觀感覺(jué)這是有意義的：每增加一位，ADC編碼的總數(shù)量就會(huì)增加一倍，量化不確定性可降低一半(6dB)。因此理論上一個(gè)10位ADC可以提供61.96dB的SNR。根據(jù)以下等式，采樣時(shí)鐘上的任何抖動(dòng)都會(huì)進(jìn)一步降低SNR： 其中，SNRj是受抖動(dòng)限制的SNR，fa是模擬輸入頻率，tj是時(shí)鐘抖動(dòng)的均方根(rms)值。 用抖動(dòng)等于8ps的采樣時(shí)鐘數(shù)字化70MHz的模擬信號(hào)，可以得到接近49dB SNR的有限抖動(dòng)，相當(dāng)于將10位ADC的性能降低到了約8位。時(shí)鐘抖動(dòng)必須小于2ps才能取得等效于10位ADC的SNR。還有許多影響SNR的二階因 素，但上述等式是非常好的一階接近函數(shù)。差分時(shí)鐘常用來(lái)減小抖動(dòng)。 電源輸入 大多數(shù)ADC有分離的電源輸入，一個(gè)用于模擬電路，一個(gè)用于數(shù)字電路。推薦在盡量靠近ADC的位置使用足夠多的去耦電容。盡量減少PCB的過(guò)孔數(shù)量， 并減小從ADC電源引腳到去耦電容的走線長(zhǎng)度，從而使ADC和電容之間的電感為最小。就像參考電壓去耦一樣，電路板設(shè)計(jì)師為了節(jié)省電路板面積有時(shí)會(huì)把去耦 電容放在芯片下方PCB板的背面，基于同樣的理由，這種情況也應(yīng)避免。ADC數(shù)據(jù)手冊(cè)一般會(huì)提供推薦的去耦方案。為了達(dá)到特定的性能，電源和地經(jīng)常會(huì)采用 專門(mén)的PCB層實(shí)現(xiàn)。 數(shù)字輸出 ADC開(kāi)關(guān)數(shù)字信號(hào)輸出會(huì)產(chǎn)生瞬時(shí)噪聲，并向后耦合到ADC中敏感的模擬電路部分，從而引發(fā)故障。縮短輸出走線長(zhǎng)度以減小ADC驅(qū)動(dòng)的電容負(fù)載有助于減小這一影響，在ADC輸出端放置串行電阻也可以降低輸出電流尖峰。ADC數(shù)據(jù)手冊(cè)通常對(duì)此也有一些設(shè)計(jì)建議。 以上我們介紹了什么是ADC,ADC的技術(shù)參數(shù)指標(biāo)及誤區(qū)，并為大家詳述了如何提高ADC性能的一些建議。下面我們將繼續(xù)介紹ADC的一些具體設(shè)計(jì)中 的問(wèn)題，ADC輸入噪聲利弊分析、ADC輸入轉(zhuǎn)換器電路分析、ADC輸入阻抗信號(hào)鏈設(shè)計(jì)等知識(shí)。詳述了ADC的設(shè)計(jì)挑戰(zhàn)，如何從高性能轉(zhuǎn)向低功耗，也對(duì) ADC的不同類型數(shù)字輸出進(jìn)行了深解。 ADC輸入噪聲利弊分析 多數(shù)情況下，輸入噪聲越低越好，但在某些情況下，輸入噪聲實(shí)際上有助于實(shí)現(xiàn)更高的分辨率。這似乎毫無(wú)道理，不過(guò)繼續(xù)閱讀本指南，就會(huì)明白為什么有些噪聲是好的噪聲。 折合到輸入端噪聲(代碼躍遷噪聲) 實(shí)際的ADC在許多方面與理想的ADC有偏差。折合到輸入端的噪聲肯定不是理想情況下會(huì)出現(xiàn)的，它對(duì)ADC整體傳遞函數(shù)的影響如圖1所示。隨著模擬輸 入電壓提高，"理想"ADC(如圖1A所示)保持恒定的輸出代碼，直至達(dá)到躍遷區(qū)，此時(shí)輸出代碼即刻跳變?yōu)橄乱粋�(gè)值，并且保持該值，直至達(dá)到下一個(gè)躍遷 區(qū)。理論上，理想ADC的"代碼躍遷"噪聲為0,躍遷區(qū)寬度也等于0.實(shí)際的ADC具有一定量的代碼躍遷噪聲，因此躍遷區(qū)寬度取決于折合到輸入端噪聲的量 (如圖所示)。圖顯示的情況是代碼躍遷噪聲的寬度約為1個(gè)LSB(最低有效位)峰峰值。 圖:代碼躍遷噪聲(折合到輸入端噪聲)及其對(duì)ADC傳遞函數(shù)的影響 由于電阻噪聲和"kT/C"噪聲，所有ADC內(nèi)部電路都會(huì)產(chǎn)生一定量的均方根(RMS)噪聲。即使是直流輸入信號(hào)，此噪聲也存在，它是代碼躍遷噪聲存 在的原因。如今通常把代碼躍遷噪聲稱為"折合到輸入端噪聲",而不是直接使用"代碼躍遷噪聲"這一說(shuō)法。折合到輸入端噪聲通常用ADC輸入為直流值時(shí)的若 干輸出樣本的直方圖來(lái)表征。大多數(shù)高速或高分辨率ADC的輸出為一系列以直流輸入標(biāo)稱值為中心的代碼(見(jiàn)下圖)。為了測(cè)量其值，ADC的輸入端接地或連接 到一個(gè)深度去耦的電壓源，然后采集大量輸出樣本并將其表示為直方圖(有時(shí)也稱為"接地輸入"直方圖)。由于噪聲大致呈高斯分布，因此可以計(jì)算直方圖的標(biāo)準(zhǔn) 差σ,它對(duì)應(yīng)于有效輸入均方根噪聲。 圖:折合到輸入端噪聲對(duì)ADC"接地輸入端"直方圖的影響(ADC具有少量DNL) 雖然ADC固有的微分非線性(DNL)可能會(huì)導(dǎo)致其噪聲分布與理想的高斯分布有細(xì)微的偏差(圖示例中顯示了部分DNL)，但它至少大致呈高斯分布。 如果DNL比較大，則應(yīng)計(jì)算多個(gè)不同直流輸入電壓的值，然后求平均值。例如，如果代碼分布具有較大且獨(dú)特的峰值和谷值，則表明ADC設(shè)計(jì)不佳，或者更有 可能的是PCB布局布線錯(cuò)誤、接地不良、電源去耦不當(dāng)。當(dāng)直流輸入掃過(guò)ADC輸入電壓范圍時(shí)，如果分布寬度急劇變化，這也表明存在問(wèn)題。 ADC輸入轉(zhuǎn)換器電路分析 許多高精度模/數(shù)轉(zhuǎn)換器的輸入范圍要求介于0.0V至5.0V之間。例如，MAX1402 (18位多通道Σ-Δ ADC)測(cè)量?jī)蓚�(gè)輸入之間的差值。典型的單端應(yīng)用中，該ADC將輸入電壓與固定的基準(zhǔn)電壓(例如2.500V)進(jìn)行比較：ADCIN = 0V時(shí)，數(shù)字輸出代表0V – 2.5V = -2.5V;ADCIN = 2.5V時(shí)，輸出代表2.5V – 2.5V = 0V;而ADCIN = 5V時(shí)，輸出則表示為5V – 2.5V = 2.5V。由此，數(shù)字輸出范圍對(duì)應(yīng)于0V至5V的ADCIN為±2.5V。 下圖電路能夠?qū)ⅰ?0.5V輸入信號(hào)轉(zhuǎn)換到MAX1402 ADC的輸入量程(0V至5V)。ADC的兩個(gè)通道(本案中的IN1和IN2)配置為全差分或高精度單端測(cè)量。R1、R2電阻分壓器對(duì)輸入進(jìn)行變換，同時(shí) 采用3.28V為輸入提供偏壓。當(dāng)輸入接地時(shí)，ADC輸入以2.5V為中心(VIN = 0V時(shí)，ADC數(shù)字輸出為0)。元件的精度保證了ADC的16位精度。 圖：本電路使輸入范圍為0V至5V (單端或差分)的ADC能夠處理±10.5V的輸入范圍。 配置MAX1402為差分測(cè)量方式，可測(cè)量IN1和IN2之間的電壓差。這些輸入可接受±10.5V輸入電壓，而內(nèi)部可編程增益放大器(PGA)用于提高小信號(hào)分辨率。例如，4倍增益可使ADC測(cè)量±2.625V輸入信號(hào)時(shí)達(dá)到16位分辨率。 單端測(cè)量可以將輸入配置為兩個(gè)獨(dú)立通道，并將其與IN6的2.50V基準(zhǔn)電壓進(jìn)行比較。如需更高精度，可以將ADC配置為差分輸入，其中一個(gè)通道作為地電位檢測(cè)輸入。 可以改變電阻分壓器比例以適應(yīng)不同的輸入范圍，但需要采用相同比例為電路提供偏壓。例如，5:1的比例對(duì)應(yīng)±15.0V的輸入范圍和3.00V偏壓。 校準(zhǔn)系統(tǒng)時(shí)，只需將輸入接地，并把輸入接到已知電壓，然后記錄輸出值即可。可以采用這兩個(gè)值計(jì)算每個(gè)輸入范圍的偏壓和增益系數(shù)。 ADC輸入阻抗信號(hào)鏈設(shè)計(jì)總結(jié) 了解轉(zhuǎn)換器阻抗是信號(hào)鏈設(shè)計(jì)的一個(gè)重要內(nèi)容。總之，若非真正需要，為什么要浪費(fèi)大筆資金去購(gòu)買(mǎi)昂貴的測(cè)試設(shè)備，或者費(fèi)力去測(cè)量阻抗?不如使用數(shù)據(jù)手冊(cè)提供的RC并聯(lián)組合阻抗并稍加簡(jiǎn)單計(jì)算，這種獲取轉(zhuǎn)換器阻抗曲線的方法更快捷、更輕松。 還應(yīng)注意，工藝電阻容差可高達(dá)±20%。即使費(fèi)盡辛苦去測(cè)量任何器件的輸入或輸出阻抗，也只能獲取一個(gè)數(shù)據(jù)點(diǎn)(當(dāng)然，除非測(cè)量多個(gè)批次的許多器件隨溫 度和電源電壓變化的情況)。請(qǐng)使用數(shù)據(jù)手冊(cè)中的仿真R||C值，它提供了關(guān)于特征阻抗與頻率關(guān)系的足夠信息，由此可以設(shè)計(jì)出正常工作的信號(hào)鏈。 ADC不同類型數(shù)字輸出深解 在當(dāng)今的模數(shù)轉(zhuǎn)換器(ADC)領(lǐng)域，ADC制造商主要采用三類數(shù)字輸出。這三種輸出分別是：互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)、低壓差分信號(hào) (LVDS)和電流模式邏輯(CML)。每類輸出均基于采樣速率、分辨率、輸出數(shù)據(jù)速率和功耗要求，根據(jù)其工作方式和在ADC設(shè)計(jì)中的典型應(yīng)用方式進(jìn)行了 論述。本文將討論如何實(shí)現(xiàn)這些接口，以及各類輸出的實(shí)際應(yīng)用，并探討選擇和使用不同輸出時(shí)需要注意的事項(xiàng)。此外還會(huì)給出關(guān)于如何處理這些輸出的一般指南， 并討論各類輸出的優(yōu)劣。 基本知識(shí) 使用數(shù)字接口時(shí)，無(wú)論何種數(shù)字輸出，都有一些相同的規(guī)則和事項(xiàng)需要考慮。首先，為實(shí)現(xiàn)最佳端接，接收器(FPGA或ASIC)端最好使用真正的電阻終 端。接收器端的反射可能會(huì)破壞系統(tǒng)的時(shí)序預(yù)算。使用CMOS和LVDS輸出時(shí)，如果系統(tǒng)中有多個(gè)ADC，不要使用來(lái)自某個(gè)ADC的DCO(數(shù)據(jù)時(shí)鐘輸 出)，否則可能導(dǎo)致時(shí)序錯(cuò)誤以及接收器不適當(dāng)?shù)夭蹲綌?shù)據(jù)。在兩個(gè)ADC之間需要保持精確時(shí)序的I/Q系統(tǒng)中，這點(diǎn)尤其要注意。即使兩個(gè)ADC位于同一封裝 中，也需要針對(duì)各ADC使用適當(dāng)?shù)腄CO輸出，從而保持精確的時(shí)序關(guān)系。另一個(gè)需要注意的重要參數(shù)是數(shù)據(jù)格式。必須確保ADC和接收器采用同一數(shù)據(jù)格式 (二進(jìn)制補(bǔ)碼或偏移二進(jìn)制)。此外，數(shù)據(jù)轉(zhuǎn)換速度也很重要。隨著數(shù)據(jù)速率提高，接收器能夠正確捕捉數(shù)據(jù)的距離減小，原因是互連和電纜帶寬限制，以及由此引 起的符碼間干擾等問(wèn)題。這些只是為什么必須將互連視作傳輸線路的其中幾個(gè)原因。以這種方式處理互連并了解傳輸線路的特性很重要。當(dāng)數(shù)據(jù)速率提高時(shí)，以這種 方式了解互連變得更加重要。必須確保導(dǎo)線尺寸正確，并且信號(hào)層與返回層之間的間距適當(dāng)。此外還必須選擇具有穩(wěn)定介電特性的電路板材料，使得走線特性在整個(gè) 互連長(zhǎng)度上的波動(dòng)盡可能小。理想情況下，傳輸線路可以傳播到無(wú)窮遠(yuǎn)處，但在實(shí)際應(yīng)用中，這顯然是不可能的。集膚效應(yīng)、電介質(zhì)損耗和輻射損耗等因素全都會(huì)影 響傳輸線路參數(shù)，降低信號(hào)質(zhì)量。因此，必須以正確的物理參數(shù)適當(dāng)設(shè)計(jì)傳輸線路，并且確保發(fā)送器與接收器的阻抗匹配。這樣做能夠節(jié)省電能，并將最高質(zhì)量的信 號(hào)傳輸給接收器。 ADC設(shè)計(jì)挑戰(zhàn)：從高性能轉(zhuǎn)向低功耗 新的應(yīng)用需求不斷推動(dòng)模擬技術(shù)的發(fā)展：性能越來(lái)越高，集成度不斷提高。ADC產(chǎn)品作為模擬IC的重要成員，在符合上述發(fā)展的趨勢(shì)下，還存在自身的特點(diǎn)。 當(dāng)使用“巧克力”手機(jī)時(shí)，不用按鍵只用輕觸那泛著深紅色光的區(qū)域，你是否知道電容感應(yīng)技術(shù)改變了你的體驗(yàn);當(dāng)看到那小小的騎車(chē)機(jī)器人“村田頑童”可以 前進(jìn)、倒退、爬坡并且停而不倒時(shí)，你是否知道其中使用了多種傳感器以檢測(cè)各個(gè)方向的傾斜角度和探測(cè)道路狀況;當(dāng)你驚嘆殘疾人可以自如地控制假肢完成復(fù)雜動(dòng) 作時(shí)，你是否知道與假肢相連的探測(cè)器可以檢測(cè)人體肌肉的最細(xì)微運(yùn)動(dòng)從而實(shí)現(xiàn)對(duì)假肢的控制;也許你并沒(méi)有留意到用手機(jī)通話時(shí)顯示屏?xí)詣?dòng)關(guān)閉以便降低功耗， 這是手機(jī)檢測(cè)到顯示屏被物體(例如耳朵)遮住時(shí)的操作……所有這些都表明：用戶體驗(yàn)推動(dòng)半導(dǎo)體和技術(shù)創(chuàng)新的進(jìn)步，并在同時(shí)對(duì)模擬IC的性能提出更高要求。 同時(shí)，電子器件的集成度越來(lái)越高，例如AD9271在單一芯片上集成了一個(gè)完整的8通道超聲接收器，其中的一個(gè)通道就包含低噪聲放大器(LNA)、可 變?cè)鲆娣糯笃?VGA)、抗混疊濾波器(AAF)和12位 ADC。雖然集成是大趨勢(shì)，但是還需要考慮成本，客戶需要，技術(shù)要求，工藝發(fā)展等諸多因素。ADI大中國(guó)區(qū)資深業(yè)務(wù)經(jīng)理周文勝說(shuō)，“當(dāng)性能指標(biāo)要求特別高 時(shí)，采用集成的方案并不明智;市場(chǎng)上需要什么樣的芯片，芯片供應(yīng)商就應(yīng)該為實(shí)現(xiàn)這個(gè)系統(tǒng)去做一些相應(yīng)的設(shè)計(jì)，ADI的‘智能分割’概念就是強(qiáng)調(diào)哪些功能模 塊應(yīng)該集成，哪些功能模塊要分開(kāi)放，最終使設(shè)計(jì)達(dá)到最符合客戶的要求，也符合技術(shù)要求。把所有的芯片集成在一起，當(dāng)工藝都一樣時(shí)，整體BOM可以降低;但 當(dāng)各芯片工藝不一樣時(shí)，如果硬要把它們集成在一起可能會(huì)造成整個(gè)BOM上升。” 模數(shù)轉(zhuǎn)換器(ADC)作為模擬IC的一種，也同樣順應(yīng)上述模擬IC的發(fā)展趨勢(shì)，但是它還遵循自身發(fā)展的規(guī)律。從最初的11位分辨率、50 kSps采樣速率和500W功耗的SAR型ADC到現(xiàn)在的16位分辨率、1MSps采樣速率并且僅7 mW功耗的ADC AD7980， ADC的性能已經(jīng)取得了巨大進(jìn)步。現(xiàn)有ADC存在7種結(jié)構(gòu)：falsh, half-flash, folding, SAR, pipelined, sigma-delta和未知結(jié)構(gòu)。其中piplined和未知結(jié)構(gòu)具有最佳的整體性能，所以它們非常適合例如無(wú)線收發(fā)器應(yīng)用和軍用等高性能要求的應(yīng) 用;SAR ADC具有最寬的采樣速率，雖然它不是最快的，但由于低成本和低功耗使其很受歡迎。Sigma-delta ADC具有最高的分辨率，但是采樣速度較低，從kSps到MSps;而flash ADC由于其并行結(jié)構(gòu)具有最高采樣速率可達(dá)GSps，但是由于非線性使其分辨率限制在8位以內(nèi)。 在進(jìn)行ADC性能比較時(shí)通常使用品質(zhì)因數(shù)：P=2B×fs和F=(2B×fs)/Pdiss，其中B是SNR比特?cái)?shù)，fs是采樣速率  diss是功 耗。文獻(xiàn)1認(rèn)為，在開(kāi)發(fā)高功率效率的ADC設(shè)計(jì)上取得了顯著進(jìn)步，但是，ADC的分辨率和速度的乘積P在1993年~1999年的6年中幾乎沒(méi)有進(jìn)步。文 獻(xiàn)[2]針對(duì)4家主要IC制造商(ADI, Maxim, NS和TI)的ADC產(chǎn)品的3個(gè)通用性能指標(biāo)(采樣速率、分辨率和功耗)分析后認(rèn)為：上述P并不是恒定的，而是在低采樣速率下部分P有一些改善;在高采樣速率下部分P有一定降低(見(jiàn)圖1)。Sigma-delta和flash轉(zhuǎn)換器是上述7中結(jié)構(gòu)中僅有的F隨時(shí)間降低的兩種結(jié)構(gòu)。這兩種ADC針對(duì)特定要求，只有較窄的應(yīng)用范圍，它們都需 要犧牲更多的功耗用于實(shí)現(xiàn)更高性能，這導(dǎo)致了F的降低。余下的SAR, pipelined等5種結(jié)構(gòu)滿足速度和分辨率的中等應(yīng)用要求，因而能獲得更高的F。二十多年來(lái)，ADC技術(shù)的發(fā)展一直被新應(yīng)用推動(dòng)，從而促進(jìn)P的增加。 雖然UWB，OFDM和雷達(dá)系統(tǒng)等應(yīng)用推動(dòng)ADC性能極限發(fā)展，ADC設(shè)計(jì)的主要挑戰(zhàn)已經(jīng)從性能擴(kuò)展轉(zhuǎn)向降低功耗，這一挑戰(zhàn)在移動(dòng)通信和SDR應(yīng)用中尤為突出。 |
