[/table]
|
如圖8.5所示，我們建立了CMOSRRO模型。利用Ro與fz的測量值，我們可以快速計算出CO并建立DC負載電流為-5mA時的OPA348Zo模型。
|
|
|
![]()
|
|
然后采用疊加法創建在電容性負載CL的影響下所形成的Aol修正曲線。我們開始只考慮由于CL影響所產生的Aol修正曲線（忽略RL的影響），如圖8.6所示。利用ZO模型，我們可以計算由于ZO和CL的影響而在Aol修正曲線中形成的極點fp2。
|
|
|
![]()
|
|
如圖8.7所示，我們將單獨研究RL和ZO對Aol曲線的影響。FHP是Aol修正曲線中的預測極點。
|
|
|
![]()
|
|
為了利用疊加計算的結果繪制Aol修正曲線，我們需要獲得OPA348的空載Aol曲線。該曲線可從制造商的產品說明書中獲得，也可通過OAP348的TinaSPICE宏模型測量得到（在本例中便是如此，因為該宏模型與相關產品說明書完全相符）。圖8.8顯示了空載Aol測試電路。請注意我們如何在不加載運算放大器輸出的情況下利用阻值較大的電阻器創建DC工作點使之與我們的應用相匹配。如果在輸出端存在飽和DC條件下（正或負飽和）對運算放大器進行SPICE分析，則會得到錯誤的Aol曲線，因為運算放大器宏模型中采用的MOSFET模型并不在線性工作區域之內。
|
|
|
![]()
|
|
圖8.9顯示OPA348空載Aol曲線的Tina SPICE結果。
|
|
|
![]()
|
|
現在我們可以在圖8.10中綜合各個疊加分析結果，最終形成預測的Aol修正曲線。我們在空載Aol曲線中繪出了ZO、CL和RL的影響。由于空載Aol曲線經過了ZO模型處理，因此得到了“簡化”或“倍增”。而線性數學中的倍增只是伯德圖(Bode)的添加。從我們的預測Aol修正曲線可以看出，DC到fHP（149Hz）之間的增益保持不變，約80dB，隨后以-20dB／10倍頻程的速度下降，直至fp2（5.53kHz），然后變為-40dB／10倍頻程的速率下降。
|
|
|
![]()
|
|
在對比實際的Aol修正曲線和預測的Aol修正曲線之前，我們先從濾波器的角度看一看疊加法的差距所在。圖8.11顯示了存在RL和CL的網絡電路。利用圖8.12中的結果（其中包括疊加法大致分析的結果以及來自SPICE的實際頻率響應）進行ACTinaSPICE分析。請注意，fp2的頻率預測接近實際情況，而fHP的頻率預測則與實際存在偏差，但利用CO與RL可以計算出fHP值。如果在圖中加入CL，我們預測這將導致在較低頻率上出現fHP，因為CL隨著頻率變化將會降低RL的網絡阻抗。如果CL
|
![]()
|
|
|
|
![]()
|
|
圖8.13是用于測量實際Aol修正曲線的測試電路。請注意我們如何打開VOA與反饋點VT之間的閉環運算放大器電路。CL在左側直接連接至OPA348U1的輸出端。至此，修正的Aol為VOA/VFB。
|
|
|
![]()
|
|
圖8.14顯示了利用TinaSPICE工具測量的Aol修正曲線。請注意，終值為fHP=92.86Hz，fp2=6kHz。用Tina分析得到濾波器的結果為：fHP=94.1Hz，fp2=5.99kHz。疊加法大致分析結果則為：fHP=149.44Hz，fp2=5.53kHz。我們再次強調疊加法分析結果十分接近實際情況，而對于概念和完整性檢查，TinaSPICE分析是正確的。
|
|
|
![]()
|
|
我們通過圖8.15計算無穩定性補償情況下的1/β值。輸出電壓的簡單電阻分壓器可產生：1/??3.5dB。
|
|
|
![]()
|
|
我們在Aol修正曲線中繪出了圖8.16中無補償電路的1/β圖形。請注意，我們一眼就可以看出40dB／10倍頻程的閉合速度，憑經驗判定這是一條不穩定的電路。
|
|
|
![]()
|
|
環路增益的TinaSPICEAC分析可以證實我們的一階懷疑，如圖8.17所示。環路相位在fcl時降至5度，此時環路增益降低到0dB。雖然此電路可能不是振蕩器電路，但也并非我們希望每月量產為1000套的器件。
|
|
|
![]()
|
|
為了進一步進行實際檢查，我們將利用圖8.18所示的電路進行瞬態穩定性測試。
|
|
|
![]()
|
|
圖8.19中所示的TinaSPICE瞬態結果顯示輸出波形存在極高的過沖和阻尼振蕩。因此，為了實現更穩定的電流，我們覺得有必要增加補償。
|
|
|
![]()
|
|
因此，為了實現穩定的設計，我們需要為電路提供補償（參見圖8.20）。首先我們繪出存在CL與RL影響的Aol修正曲線。我們知道DC1/＝3.5dB，因此，我們需要以20dB／10倍頻程的閉合速度交叉一條Aol修正曲線。如果只采用噪聲增益，我們就需要不斷提高噪聲增益直至達到40dB（?100）。反之，我們可以采用20dB（10）的噪聲增益并添加CF，以便在fcl產生20dB／10倍頻程的閉合速度。我們首先從fcl開始，然后向后繪出-20dB／10倍頻程的斜線。請注意，fpf距離Aol修正曲線至少?個10倍頻程。這樣在再次進入裕度穩定情況之前，Aol修正曲線能向左移動?個10倍頻程。這是實踐中非常有用的估計方法。現在，我們在fpf左側1個10倍頻程處布置fpn。由于我們采用了噪聲增益補償拓撲，因此在fpn左側1個10倍頻程處自然會出現fzn。
|
|
|
![]()
|
|
為繪制理想的1/曲線，我們將采用噪聲增益與CF（與RF并聯的反饋電容器）相結合的方法，如圖8.21所示。請注意，可以將它視為一個通過Cn累加0V（接地）以及通過RI累加VCC的加法放大器。在達到與CF并聯的RF所產生的極點之前，有效AC傳遞函數就形成了我們所期望的平坦的VOA/VCC，如圖8.20所示。
|
|
|
![]()
|
|
圖8.22說明了反相噪聲增益及CF的詳細補償計算。該計算過程分為三個部分，從而可以簡化相關分析。首先，計算出Cn與CF均設為開路情況下的1/βDC值。然后在將CF設為開路，Cn設為短路情況下計算出噪聲增益補償的高頻部分。通過噪聲增益補償可以創建并且輕松計算出fpn。最后，通過將Cn設為短路并計算CF與RF產生的極點即可算出CF補償。在各種情況下都選擇最接近標準分量的值。如果電阻全部按比例提高，則可以采用較低的電容。但是，較高的電阻會使電路產生較高的整體噪聲。上述設計因素的權衡取決于相關應用。
|
|
|
![]()
|
|
圖8.23顯示了完整的反相噪聲增益及CF電路。根據這個電路圖，我們能繪制出Aol修正曲線、環路增益以及1/β。我們發現，最簡便的方法是先進行AC仿真并繪制出Aol修正曲線與1/?，然后針對環路增益與相位進行第二次仿真。
|
|
|
![]()
|
|
根據完整的電路圖，我們可繪制出圖8.24所示的1/β與Aol修正曲線。與一階分析（圖8.20）對比可發現兩者較為接近(closecomparison)，而且我們可以明顯看出穩定性合成產生了預期結果。
|
|
|
![]()
|
|
圖8.25中的環路增益幅度與相位圖表明預測環路相位裕度大于45度，對于低于fcl的頻率，環路相位永遠不會低于45度，這不但能夠保證穩定的電路，而且可以確保出色的瞬態響應。
|
|
|
![]()
|
|
為了確認我們的整個閉環帶寬、VOUT/VIN、特別是VOA/VG1，我們將采用圖8.26所示的電路。
|
|
|
![]()
|
|
圖8.27所示的Tina仿真結果表明，我們的閉環AC響應符合一階預測（參見圖8.20）。達到fcl之前在fp處保持-20dB／10倍頻程的斜率，達到fcl后fp的下降速率則轉變為-60dB／10倍頻程，此后將跟隨Aol修正曲線一直下降。
|
|
|
![]()
|
|
另外，采用圖8.28所示的TinaSPICE電路，我們看一下補償電路的瞬態響應。我們期望出現臨界阻尼響應。
|
|
|
![]()
|
|
事實上，如圖8.29所示，進行了穩定性與相位裕度檢查的AC圖及瞬態響應之間存在直接關聯。我們可以看到可預測且表現良好的瞬態響應，顯示出約為60度的相位裕度。
|
|
|
![]()
|
|
非反相噪聲增益及CF
|
對于非反相噪聲增益及CF電路而言，我們選擇通用的“電源分離器”。這種拓撲常用于單電源系統中，以產生圖8.30所示的中值參考電壓。由于采用與反相噪聲增益及CF電路中相同的運算放大器（OPA348）、RL（500歐姆）以及CL(1uF)，因此，我們可以采用與之相同的補償方法。我們通過研究發現，非反相噪聲增益及CF電路中的DC1/β為1或0dB，而不是3.5dB。不過，為了使噪聲增益達到預期效果，我們需要確保VP在XCn匹配Rn的頻率時或fpn所處位置處于較低阻抗。同樣，我們根據10年多來的經驗設定VpXac
|
![]()
|
|
圖8.31說明了具有穩定性補償的完整電路。通過此拓撲，我們可以采用Tina SPICEAC分析法檢查其穩定性。
|
|
|
![]()
|
|
圖8.32顯示了Aol修正與1/β曲線，可以看出該圖形與反相噪聲增益及CF圖大同小異（參見圖8.24），這不足為奇。
|
|
|
![]()
|
|
圖8.33為環路增益幅度與相位圖，其同樣與反相噪聲增益及CF相似（參見圖8.25）。
|
|
|
![]()
|
|
我們可以利用圖8.34所示電路研究在Cn為短路且噪聲增益開始起主導作用的情況下，是哪些因素使VP處于高阻抗。
|
|
|
![]()
|
|
如圖8.35所示，帶與不帶CB1與CB2的電路，其1/β計算有所不同。請注意，β是運算放大器輸出電壓與輸入端反饋電壓之比。許多情況下運算放大器電路中的反饋電壓僅為負輸入，而且其比率顯而易見。此情況下，我們只要算出運算放大器正/負輸入間的差分電壓。因此，此時β=(VFB–VP)/VOA，而VOA=1時的1/β為1/（VFB-VP）或者是運算放大器的差分輸入電壓。由于Cn與Cf都為開路，因此DC1/β=1。在Cn短路，Cf開路情況下，我們可以得到由RF、Rn以及R2//R1組成的電阻分壓器。在CF與Cn同時短路情況下，我們仍然可以得到電阻分壓器，只不過此時只有Rn與R2//R1組成。
|
|
|
![]()
|
| [table] |
