|
這里有四種您可采取的措施，能確保您的ADC不太容易受到電源變化和噪聲的影響。 是的，電源的確非常重要 —— 那筆者還能做些什么呢? 1.選擇具有良好電源抑制比(PSRR)的ADC。當然，使您的系統性能免受其電源影響的最佳方法是選擇具有足夠PSRR的ADC來開始工作。如果您所選擇的ADC不能完全滿足您的PSRR需求，那么您可在自己原來的開關電源后加一個高PSRR的低壓差穩壓器(LDO)以提高系統的PSRR。這將有助于清除任何剩余的紋波，并直接增加整個系統的PSRR。請看一下高PSRR的LDO，如電壓為3V至36V、電流為150mA的超低噪聲TPS7A4901。 圖1：為改善電源抑制狀況而添加的TPS7A4901 2.適當的去耦和濾波。電源去耦通常發生在系統中的兩個位置點：在供電源處和設備電源引腳處。較大“容量”的去耦電容器(通常電容不小于1μF)通常直接放置在電源輸出端并連接至接地。這有助于穩定電源并立即盡可能濾除電源噪聲。有時候，如果您希望電流汲取量大一些，您還可將額外的大容量電容器放置得更接近ADC引腳。 把附加的較小或“局部”去耦電容器(通常電容不超過1μF)放置得最接近ADC電源引腳處，以幫助過濾掉沿途發現的任何噪聲。使用兩個并聯的局部去耦電容器(即電容為1μF的去耦電容器和電容為100nF的去耦電容器)將能在更大的頻率范圍內提供低阻抗。 3.注意布局。像對待所有其它重要模擬信號一樣對待您的電源布線。您想提供從供電源到ADC電源引腳的最直接、電感最小的路徑。如果您無法使用電源平面，那么請使線路保持短而直接，但要足夠寬，以便處理預期的電流。此外，為了讓返回電流盡可能容易地回到電源，還要將電源線路布置得直接跨地平面。 圖2：局部去耦電容器的布局范例 當處理瞬變情況時，低電感特別重要。當ADC需要突然增加電源電流時(如上電期間)，高電感可能“阻塞”電源。如果模擬和數字接地間存在任何電感，則瞬變可能在它們之間產生超過絕對最大額定值的電壓差，從而對ADC造成永久性損壞。圖3表明，一些器件(如ADS1278)對AGND和DGND之間允許的電壓差有很嚴格的限制。 圖3：適用于ADS1278AGND和DGND的絕對最大額定值 4.熟知某些電源頻率。如果電源噪聲確實能找到一種途徑躲過濾波和去耦，那么Δ-Σ型ADC還有最后一道防線：數字濾波器。數字濾波器最重要的功能之一就是讓帶外信號衰減;但是，該濾波器響應可重復本身的頻率并會在頻率為調制器采樣頻率(fMOD)的倍數時返回到0dB。接近這些頻率的電源噪聲能混疊回值得關注的信號帶寬范圍內。 圖4：Sinc 3濾波器響應在ADS1298中的輸出頻率達4 × fMOD(a)，同時在ADS1220中的抑制頻率為50Hz和60Hz(b) 如果您必須使用開關電源，請把它同步到輸出數據速率的整數倍。根據濾波器響應，音調在開關頻率下或將折回到DC或將被濾波器陷波減弱。一些高精度ADC(如24位ADS1220與ADS1248)包括頻率為50Hz/60Hz的附加濾波器陷波，用于選擇輸出數據速率。 筆者希望，本博客系列的第1部分和第2部分能讓您從一個較高的層次上了解電源如何會影響ADC的性能以及如何在您的系統中減輕其影響。請謹記，下次要多注意自己電源的設計! |
