|
在這個三部分系列博文中，我已經討論了生成兩個良好匹配、低漂移電壓基準的解決方案。我們在第一部分從三個拓撲結構開始，在第二部分比較和對比了性能方面的不同。現在，我們來看一看這三個解決方案的其他設計注意事項：占用的空間和成本。 空間占用和成本 除了系統性能之外，在高密度應用中，PCB面積要求會十分關鍵。圖1中給出了每個解決方案的總PCB空間一覽(未考慮去耦合電容器)。 下方的表1顯示所需空間的簡單計算結果(只考慮器件本體尺寸)。通過從一個封裝尺寸為4.64 mm2的集成解決方案中提供雙輸出，相對于解決方案1和解決方案2，REF2030將占用的總空間分別減少了83%和67%。從成本角度看，REF2030僅為1.4美元，比解決方案1和2分別低52%和30%。 表1：空間占用和成本 結論 解決方案1 有兩個獨立的電壓基準構成，解決方案1非常簡單直接且易于實現。然而，其缺點也很明顯：電壓選項有限，在輸出間無直接漂移跟蹤。此外，解決方案1中使用的兩個低漂移高精度基準價格很高。 解決方案2 雖然需要使用更多組件并占用更大主板空間，解決方案2比解決方案1的成本更低，并具有更好的漂移跟蹤。然而，解決方案2中VBIAS的精度要遜于解決方案1，這是因為他取決于VREF的漂移、分壓器和緩沖放大器。在有利方面，解決方案2在設計不同偏置電壓時比較靈活，在這些設計中，VBIAS≠ VREF/2。 解決方案3 解決方案3最顯著的不同就是其單芯片解決方案。這個設計具有最佳的初始精度、更低的成本以及更小的PCB空間占用。事實上，解決方案3輸出匹配比解決方案2好90%，占用的空間小67%，成本降低30%。換句話說，如果你的設計目標是一款低漂移系統，并且你不想在獲得高精度性能方面花費過多的話，解決方案3 (REF2030) 會是一個好的選擇。 表2：最終比較結果 |
