|
分辨率，可能是最易被誤解的技術指標，它表示輸出位數，但不提供性能數據。部分數據手冊會列出有效位數(ENOB)，它使用實際SNR測量來計算轉換器的有效性。一種更加有用的轉換器性能指標是噪聲頻譜密度(NSD)，單位為dBm/Hz或HznV。NSD可以通過已知的采樣速率、輸入范圍、SNR和輸入阻抗計算得出(dBm/Hz)。已知這些參數，便可選擇一款轉換器來匹配前端電路的模擬性能，這種選擇ADC的方法比僅僅列出分辨率更有效。 許多用戶還會考慮雜散和諧波性能，這些都與分辨率無關，但轉換器設計人員一般要調整他們的設計，使諧波與分辨率相一致。 電源抑制(PSR)測量電源紋波如何與ADC輸入耦合，顯現在其數字輸出上。如果PSR有限，相對于輸入電平，電源線上的噪聲將僅會受到30至50dB的抑制。 一般而言，電源上的無用信號與轉換器的輸入范圍相關。例如，如果電源上的噪聲是20mVrms，而轉換器輸入范圍是0.7Vrms，，則輸入上的噪聲是–31dBFS。如果轉換器的PSR為30dB，則相干噪聲會在輸出中顯現為一條–61dBFS譜線。在確定電源將需要多少濾波和去耦時，PSR尤其有用，PSR在醫療應用或工業應用等高噪聲環境中非常重要。 圖1. 共模抑制(CMR)測量共模信號存在時所引起的差模信號。許多ADC采用差分輸入來實現對共模信號的高抗擾度，因為差分輸入結構本身能抑制偶數階失真產物。 與PSR一樣，電源紋波、接地層上產生的高功率信號、混頻器和RF濾波器的RF泄漏以及能夠產生高電場和磁場的應用會引入共模信號，雖然許多轉換器未規定CMR，但他們通常具有50至80dB的CMR。 時鐘相關技術指標，盡管比較重要，但并不總是作出規定，而且可能難以確定。 圖2.輸入時鐘與采樣噪聲的關系 時鐘壓擺率是實現額定性能所需的最小壓擺率。多數轉換器在時鐘緩沖器上有足夠的增益，以確保采樣時刻界定明確，但如果壓擺率過低使得采樣時刻很不確定，將產生過量噪聲。如果規定最小輸入壓擺率，用戶應滿足該要求，以確保額定噪聲性能。 孔徑抖動是ADC的內部時鐘不確定性。ADC的噪聲性能受內部和外部時鐘抖動限制。 在典型的數據手冊中，孔徑抖動僅限轉換器。外部孔徑抖動以均方根方式與內部孔徑抖動相加。對于低頻應用，抖動可能并不重要，但隨著模擬頻率的增加，由抖動引起的噪聲問題變得越來越明顯。如果不使用充足的時鐘，性能將比預期要差。 除由于時鐘抖動而增加的噪聲以外，時鐘信號中與時鐘不存在諧波關系的譜線也將顯現為數字化輸出的失真。因此，時鐘信號應具有盡可能高的頻譜純度。 孔徑延遲是采樣信號的應用與實際進行輸入信號采樣的時刻之間的時間延遲。此時間通常為納秒或更小，可能為正、為負或甚至為零。除非知道精確的采樣時刻非常重要，否則孔徑延遲并不重要。 轉換時間和轉換延遲是兩個密切相關的技術指標。轉換時間一般適用于逐次逼近型轉換器(SAR)，這類轉換器使用高時鐘速率處理輸入信號，輸入信號出現在輸出上的時間明顯晚于轉換命令，但早于下一個轉換命令。轉換命令與轉換完成之間的時間稱為轉換時間。 轉換延遲通常適用于流水線式轉換器。作為測量用于產生數字輸出的流水線(內部數字級)數目的技術指標，轉換延遲通常用流水線延遲來規定。通過將此數目乘以應用中使用的采樣周期，可計算實際轉換時間。 喚醒時間，為了降低功耗敏感型應用的功耗，器件通常在相對不用期間關斷，這樣做確實可以節省大量功耗，但器件重新啟動時，內部基準電壓源的穩定以及內部時鐘的功能恢復都需要一定的時間，此時轉換的數據將不滿足技術指標。 輸出負載，同所有數字輸出器件一樣，ADC，尤其是CMOS輸出器件，規定輸出驅動能力。出于可靠性的原因，知道輸出驅動能力比較重要，但最佳性能一般是在未達到完全驅動能力時。 在高性能應用中，重要的是，將輸出負載降至最低，并提供適當的去耦和優化布局，以盡可能降低電源上的壓降。為了避免此類問題發生，許多轉換器都提供LVDS輸出。LVDS具有對稱性，因此可以降低開關電流并提高總體性能。如果可以，應該使用LVDS輸出以確保最佳性能。 未規定標準，一個至關重要的未規定項目是PCB布局。雖然可規定內容的不多，但它會顯著影響轉換器的性能。例如，如果應用未能采用充足的去耦電容，就會存在過多的電源噪聲。由于PSR有限，電源上的噪聲會耦合到模擬輸入中，并破壞數字輸出頻譜，如圖4所示。 圖4a.電容與性能 圖4a.電容與性能 |
