|
項(xiàng)目背景 項(xiàng)目名稱：認(rèn)知無線電的頻譜檢測(cè) 項(xiàng)目背景：隨著無線通信需求的不斷增長(zhǎng)，可用的頻譜資源越來越少，呈現(xiàn)日趨緊張的狀況;另一方面，人們發(fā)現(xiàn)全球授權(quán)頻段尤其是信號(hào)傳播特性較好的低頻段的頻譜利用率極低。認(rèn)知無線電技術(shù)為解決頻譜利用率低的問題提供了行之有效的方法。由于認(rèn)知無線電在使用空閑頻段進(jìn)行通信的同時(shí)不斷地檢測(cè)授權(quán)用戶的出現(xiàn)，一旦檢測(cè)到授權(quán)用戶要使用該頻段，認(rèn)知無線電用戶便自動(dòng)退出并轉(zhuǎn)移到其他空閑頻段繼續(xù)通信，確保在不干擾授權(quán)用戶的情況下，與他們進(jìn)行頻譜共享。這樣一來，在沒有增加新頻段的情況下提升了用戶量，且保證授權(quán)用戶和認(rèn)知用戶通信的可靠性，大大提高了頻譜的使用效率。 項(xiàng)目?jī)?nèi)容：本次課題主要研究認(rèn)知無線電頻譜檢測(cè)的FPGA實(shí)現(xiàn)。目前最為常用的認(rèn)知無線電頻譜檢測(cè)方法是能量檢測(cè)。我們將一路電視信號(hào)下變頻至基帶信號(hào)再進(jìn)入電路調(diào)理模塊對(duì)信號(hào)進(jìn)行50歐匹配，并對(duì)信號(hào)進(jìn)行放大，然后用寬帶A/D對(duì)信號(hào)進(jìn)行采樣，將采樣后的數(shù)字信號(hào)做8點(diǎn)FFT運(yùn)算，再通入能量和累加電路，最后通過能量閾值判決電路，判斷頻帶的利用情況，從而找到頻譜空穴，為認(rèn)知無線電的功能實(shí)現(xiàn)打下基礎(chǔ)。 項(xiàng)目難點(diǎn)：(1)高效低成本的FFT模塊的設(shè)計(jì)與實(shí)現(xiàn)。 (2)累加器和閾值判決電路模塊的設(shè)計(jì)與實(shí)現(xiàn)。 項(xiàng)目的開發(fā)意義：認(rèn)知無線電的顯著特征是具有認(rèn)知能力，認(rèn)知功能包括頻譜感知，頻譜分析和頻譜判決。頻譜感知用于頻譜空穴檢測(cè)，是認(rèn)知無線電系統(tǒng)實(shí)現(xiàn)的前提之一。 硬件開發(fā)平臺(tái)：Spartan 3E Board 頻譜感知的背景知識(shí) 本次設(shè)計(jì)以四通道的電視信號(hào)為例進(jìn)行實(shí)現(xiàn)，在我國一路電視信號(hào)的傳輸需要8M的帶寬，那么傳輸四路電視信號(hào)需要32M的帶寬才能實(shí)現(xiàn)。 我們將該四路電視信號(hào)進(jìn)行復(fù)信號(hào)處理和頻譜搬移，使其生成I,Q兩路正交信號(hào)，其AD頻率采樣為32MHZ，為了檢測(cè)各個(gè)通道的頻譜利用情況，我們對(duì)復(fù)信號(hào)做FFT運(yùn)算，其中x(0),x(1)包含在通道0當(dāng)中，x(2)，x(3)包含在通道1當(dāng)中，x(4)，x(5)包含在通道2當(dāng)中，x(6)，x(7)包含在通道3當(dāng)中，然后我們分別對(duì)其做能量求和并進(jìn)行實(shí)時(shí)監(jiān)測(cè)，確定一閾值η，閾值判決電路對(duì)收到的信號(hào)跟閾值相比較，如果檢測(cè)到信號(hào)大于η，那么認(rèn)為授權(quán)用戶正在使用該頻段;反之，則授權(quán)用戶沒有使用該頻段。 如圖所示為頻譜搬移的過程： 初步擬定硬件方案 (1)整體方案框圖 本次設(shè)計(jì)使用8點(diǎn)的FFT設(shè)計(jì)，因此我們需要3級(jí)基2點(diǎn)的FFT運(yùn)算，共有4個(gè)旋轉(zhuǎn)因子需要存儲(chǔ)，依據(jù)項(xiàng)目難點(diǎn)我們主要對(duì)FFT模塊的設(shè)計(jì)進(jìn)行逐層細(xì)化： (2)一級(jí)FFT的系統(tǒng)框圖實(shí)現(xiàn) 該框圖為一級(jí)FFT的系統(tǒng)框圖，輸入數(shù)據(jù)A對(duì)應(yīng)I信號(hào)的輸入，輸入數(shù)據(jù)B對(duì)應(yīng)Q信號(hào)的輸入，然后對(duì)其做基2點(diǎn)的FFT運(yùn)算。 (3)ROM的設(shè)計(jì) 本次設(shè)計(jì)為8點(diǎn)FFT運(yùn)算，就需要4個(gè)旋轉(zhuǎn)因子，旋轉(zhuǎn)因子的實(shí)部和虛部都采用八位二進(jìn)制數(shù)來表示，因此使用一個(gè)寬度為16，深度為4的ROM存儲(chǔ)器存儲(chǔ)旋轉(zhuǎn)因子。 (4)蝶形運(yùn)算單元的FPGA實(shí)現(xiàn) 依據(jù)蝶形運(yùn)算公式： 我們得到蝶形運(yùn)算單元框圖為： (5)乒乓結(jié)構(gòu)的RAM示意圖 我們?cè)贔FT模塊中開辟兩個(gè)RAM數(shù)據(jù)存儲(chǔ)區(qū)，以此組成典型的乒乓操作模式;在FFT第一級(jí)運(yùn)算中，數(shù)據(jù)從RAM1經(jīng)蝶形運(yùn)算單元計(jì)算存入RAM2，在第二次中則正好相反，以此類推…….，下圖給出了乒乓結(jié)構(gòu)的RAM示意圖。 (6)能量求和模塊 最終輸出信號(hào)為：y=x(n)*x(n)+x(n+1)*x(n+1); (7)累加電路模塊 我們將能量計(jì)算模塊計(jì)算出的能量值通入一個(gè)長(zhǎng)度為n的FIFO結(jié)構(gòu)，每當(dāng)FIFO結(jié)構(gòu)中有一個(gè)數(shù)據(jù)量發(fā)生變化時(shí)，累加器都要進(jìn)行計(jì)算更新，這樣就做到了實(shí)時(shí)監(jiān)測(cè)該通道的頻譜占用情況。在累加器當(dāng)中，為了計(jì)算速度足夠的快，可以滿足實(shí)時(shí)性要求，我們往往設(shè)計(jì)為流水線結(jié)構(gòu)。如下圖所示：以流水線結(jié)構(gòu)實(shí)現(xiàn)的累加器 |
