|
引言 本文采用FPGA實現了IDE硬盤接口協議。系統提供兩套符合ATA-6規范的IDE接口，一個與普通IDE硬盤連接，另一個與計算機主板上的IDE接口相連。系統采用FPGA實現接口協議，完成接口數據的截獲、處理（在本文中主要是數據加密）和轉發，支持PIO和Ultra DMA兩種數據傳輸模式。下面重點介紹用FPGA實現接口協議的方法。 1 IDE接口協議簡介 1.1 IDE接口引腳定義 IDE（Integrated Drive Electronics）即“電子集成驅動器”，又稱為ATA接口。表1列出了ATA標準中IDE接口上的信號。其中，帶“-”的信號（如RESET-）表示低電平有效。“方向”是相對于硬盤而言，I表示進入硬盤，O表示從硬盤出來，I/O表示雙向。 表1：IDE接口引腳定義 1.2 IDE控制器的寄存器組 主機對IDE硬盤的控制是通過硬盤控制器上的兩組寄存器來實現的。一組為命令寄存器組；另一組為控制/診斷寄存器，如表2所示。 表2：寄存器組 特征寄存器中的內容作為命令的一個參數，其作用隨命令而變。扇區數寄存器指示該次命令所需傳輸數據的扇區數。扇區號寄存器、柱面數寄存器（低、高）、驅動器/磁頭寄存器三者合稱為介質地址寄存器，指示該次命令所需傳輸數據首扇區的地址，尋址方式可以用“柱面/磁頭/扇區（CHS）”或“邏輯塊地址（LBA）”方式，在驅動器/磁頭寄存器中指定。 命令寄存器存儲執行的命令代碼。當向命令寄存器寫入命令時，相關的參數必須先寫入。命令寫入后，硬盤立即開始命令的執行。狀態寄存器保存硬盤執行命令后的結果，供主機讀取。其主要位有：BSY-驅動器忙，DRDY-驅動器準備好，DF-驅動器故障，DRQ-數據請求，ERR-命令執行出錯。輔助狀態寄存器與狀態寄存器的內容完全相同，但讀該寄存器時不清除中斷請求。錯誤寄存器包含了命令執行出錯時硬盤的診斷信息。 數據寄存器為PIO傳輸模式下，主機和硬盤控制器的緩沖區之間進行數據交換的寄存器。數據端口為DMA傳輸模式下專用的數據傳輸通道。 1.3 IDE數據傳輸方式 IDE接口的數據傳輸包括PIO和DMA兩種方式。PIO模式是硬盤數據傳輸的基本方式。在PIO方式下，數據的傳輸以數據塊（1個或者多個扇區）為單位，每傳輸完一個數據塊后，硬盤都會產生一個中斷請求，并向主機報告命令執行結果。 在DMA方式下，主機和硬盤之間需要通過一系列握手信號建立一個DMA通道，數據以數據流的形式傳輸。當傳輸完一個命令的所有數據時，硬盤產生一個中斷請求，并向主機報告命令執行結果。DMA方式又分為Ultra DMA和Multiword DMA兩種。Ultra DMA方式在選通信號的上升沿和下降沿均鎖定數據，提高了數據的傳輸速率，并且在數據傳輸結束時還要進行CRC校驗。 2 FPGA內部框圖 本設計采用Actel公司的ProASIC PLUS系列FPGA芯片，其內部框圖如圖1所示。 寄存器組一保存從主機寫入的命令及命令參數，在控制模塊的作用下轉發給硬盤。寄存器組二保存從硬盤讀出的命令執行結果，供主機讀取。控制模塊負責產生對主機及對硬盤的各種IDE協議控制信號，并協調各模塊之間的工作。控制模塊采用狀態機的設計方法，其軟件設計流程將在下一節中詳細介紹。數據處理單元對數據進行加/解密運算。緩沖區一、二則作為數據處理單元的輸入/輸出緩存。在PIO方式下，數據的處理以數據塊為單位，緩沖區充當RAM的作用；在Ultra DMA方式下，數據以數據流的形式處理，緩沖區充當FIFO的作用。 3 系統軟件流程 開機時，FPGA檢測到復位信號，初始化內部寄存器組，并對硬盤進行復位操作，硬盤復位完畢后FPGA進入空閑狀態。FPGA在空閑狀態時會檢測主機是否有寫命令操作（通常一個命令的寫入，要先寫特征寄存器、扇區數寄存器、扇區號寄存器、柱面數低位寄存器、柱面數高位寄存器、驅動器/磁頭寄存器6個命令參數寄存器，最后將命令寫入命令寄存器）。當主機依次將寄存器組一寫完后，FPGA對主機置BSY位，并將命令轉發給硬盤，同時判斷命令類型，根據不同的命令，進入相應的命令處理流程。 如果是無數據命令，FPGA等待硬盤命令的執行，命令執行完畢后，硬盤產生一個中斷請求，此時FPGA將執行結果讀入寄存器組二中，并向主機產生中斷請求。如果是有數據命令，則根據數據傳輸的模式，分別進入到下述的PIO命令處理流程及Ultra DMA命令處理流程。 3.1 PIO命令處理流程 以PIO模式傳輸數據的命令有Write Sectors、Write Multiple、Read Sectors和Read Multiple。當FPGA判斷出是PIO模式的數據傳輸命令時，轉向PIO命令處理流程。下面我們以PIO寫操作為例介紹。 FPGA首先查詢硬盤的BSY位。若BSY為0則將硬盤的狀態寄存器讀入寄存器組二，并查詢DRQ位。若DRQ為1則表明硬盤已準備好接收數據。此時主機可以向緩沖區一寫入數據塊（本設計中，我們設定數據塊的大小為1個扇區共512字節）。主機寫完一個數據塊后FPGA對主機置BSY位，數據處理單元開始進行加密運算，并將加密后的數據寫入緩沖區二。加密運算完成后，FPGA將緩沖區二中的數據寫入硬盤數據緩存區，并進入等待狀態。硬盤將數據寫入物理介質（磁碟）后會產生一個中斷請求，報告已完成該數據塊的寫操作。FPGA將執行結果讀入寄存器組二中，向主機產生中斷請求，并再次查詢DRQ位，若DRQ為1則進入下一個PIO數據塊的傳輸過程，若DRQ為0則表示該命令所有數據全部傳完，FPGA進入空閑狀態。 此外，Identify Device命令是主機以PIO方式從硬盤讀出512字節的屬性信息（包括硬盤的型號、容量等）。此時，數據處理單元不應對該命令的數據進行加/解密運算。 3.2 Ultra DMA命令處理流程 以Ultra DMA模式傳輸數據的命令有Write DMA和Read DMA。下面我們以Ultra DMA寫操作為例介紹Ultra DMA命令處理流程。 DMA傳輸通道的建立都是由硬盤通過DMARQ來請求的。FPGA接收到硬盤的DMA請求后首先初始化主機至FPGA的DMA通道，緊接著初始化FPGA至硬盤的DMA通道。此時主機經FPGA到硬盤的DMA通道即已建立，主機向緩沖區一寫入數據，同時數據處理單元對數據進行加密運算，并將加密后的數據寫入緩沖區二，FPGA則將緩沖區二中的數據寫入硬盤。在傳輸過程中，若硬盤要求暫停或者緩沖區二空，則FPGA暫停向硬盤發送數據；若緩沖區一滿，則FPGA要求主機暫停發送數據。 圖3 PIO命令處理流程 主機和硬盤都可以隨時停止當前的DMA傳輸，未傳完的數據將等待硬盤下一次的DMA請求時再進行傳輸。如果硬盤提出中止傳輸，FPGA將撤除FPGA至硬盤的DMA通道，同時向主機提出中止傳輸，撤除主機至FPGA的DMA通道，并計算該次所傳數據的CRC校驗。然后FPGA進入等待狀態，等待硬盤下一次的DMA請求。 如果主機提出中止傳輸，FPGA將撤除主機至FPGA的DMA通道，同時繼續向硬盤發送數據，直到將接收到主機的數據發送完畢，即緩沖區二空后，向硬盤提出中止傳輸，撤除FPGA至硬盤的DMA通道，并計算CRC校驗。然后FPGA進入等待狀態，等待硬盤下一次的DMA請求。 在等待狀態下，若FPGA接收到硬盤的中斷請求，則說明該次命令的所有數據已經傳完，命令結束。FPGA將命令執行結果讀入寄存器組二，向主機產生中斷請求，進入空閑狀態。若接收到硬盤的DMA請求，則說明硬盤還未接收到該次命令的所有數據，此時需要判斷主機是否已將所有數據發送完。如果主機并沒有將所有數據發送完，則再次建立FPGA兩側的DMA通道，開始新一輪的DMA傳輸；如果主機已將所有數據發送完，則重新建立FPGA至硬盤的DMA通道，直到將緩沖區二中的數據發送完，并計算CRC校驗。 4 結束語 本文采用FPGA實現了兩套符合ATA-6規范的IDE接口，完成主機與硬盤之間數據的截獲、處理和轉發。經測試，系統在DOS、Windows 98、Windows? 2000、Windows XP及 Red Hat Linux 9.0操作系統環境下，使用希捷、邁拓、三星、西數等公司的多種型號硬盤均工作正常，支持PIO和Ultra DMA兩種數據傳輸模式。由于通過FPGA實現一個完整的IDE接口，若對系統稍加改動，如在數據處理單元中加入相應的文件系統，即可實現脫機讀寫IDE硬盤，用于數據采集的海量存儲等多種場合，使系統具有較好的通用性。 本文作者創新點：作者針對硬盤數據易泄密及高速大容量數據采集困難等問題，提出在主機和硬盤之間使用FPGA芯片構建一個雙向IDE硬盤通道，實現兩套符合ATA-6規范的IDE接口，FPGA對主機與硬盤間的數據流進行處理及轉發，以實現硬盤數據加密、數據高速采集存儲及脫機控制硬盤等操作。系統支持PIO和Ultra DMA兩種數據傳輸模式，對操作系統透明，較常見的單向IDE通道，該系統通用性強，有較好的推廣價值。本文側重于用FPGA實現IDE接口協議，對實現過程及方法做了詳細描述，對讀者有較高的參考實用價值。 |
