|
如果沒有日益完善的軟件，28nm節(jié)點(diǎn)的生產(chǎn)會出現(xiàn)諸多問題，良品率也會比較低。怎樣才能讓28nm節(jié)點(diǎn)或更小節(jié)點(diǎn)達(dá)到預(yù)期的良品率呢？ 隨著設(shè)計(jì)轉(zhuǎn)向28nm甚至更小的節(jié)點(diǎn)，一個(gè)設(shè)計(jì)在生產(chǎn)時(shí)要做到毫無瑕疵，可能性趨近于零，除非它遵從一套快速發(fā)展的規(guī)則。這些規(guī)則越來越多且越來越復(fù)雜。遠(yuǎn)紫外線光源的缺乏意味著雙重圖形曝光已經(jīng)成為必需的技術(shù)，并且正在采用新的器件，如3D晶體管。但問題還不僅僅是可制造性。光刻特性以某種方式影響著功能和性能，良品率也成為了一個(gè)主要的關(guān)注對象。 這里我們將研究如何用日益完善的軟件來克服技術(shù)局限性。來自五個(gè)不同公司的代表將從各自的角度討論這些問題及其解決方案。 為什么該議題變得如此重要？ Open-Silicon公司工程經(jīng)理Shrikrishna Mehetre 良品率下降的主要原因包括： 1,制造工藝中的幾何尺寸變化可能導(dǎo)致性能偏差，從而使器件超出3-Sigma的偏差，造成參數(shù)良品率損失。 2,可能無法如期在片芯上制造出特定的圖形，原因是光刻工藝中出現(xiàn)的衍射，導(dǎo)致片芯的災(zāi)難性故障。 3,隨機(jī)缺陷可能在晶圓上產(chǎn)生短路或開路，造成良品率損失。 4,在每個(gè)互連層和介電層都沉積之后，晶圓要做化學(xué)機(jī)械拋光(CMP)。在CMP工藝中，金屬密度差異會導(dǎo)致厚度的差異，這可能會積累錯(cuò)誤并改變互連的寄生參數(shù)，從而造成良品率損失。 工程師們可以在設(shè)計(jì)過程中采取預(yù)防措施，減少上述問題帶來的影響。邏輯設(shè)計(jì)師可以增加冗余的邏輯單元或存儲單元。這些措施可以用于修復(fù)故障，即便片芯有局部缺陷也可以提高良品率。現(xiàn)在有些工具和技術(shù)可用于診斷在硅片上發(fā)現(xiàn)的故障，以確定故障原因。這一信息可以用于修正布局，改善良品率。 物理設(shè)計(jì)流程和邏輯設(shè)計(jì)流程中還需要一些額外的步驟。邏輯設(shè)計(jì)師可以增加額外的測試邏輯或者診斷邏輯，并且針對敏感電路實(shí)行冗余設(shè)計(jì)，如存儲器的位單元。物理設(shè)計(jì)工程師可以通過確保金屬平面度、光刻友好的設(shè)計(jì)、冗余過孔，以及引線散布來減少片芯上的故障。采用附加的片上差異保護(hù)帶，可以解決參數(shù)良品率損失的問題。 為爭取可制造性設(shè)計(jì)/良品率設(shè)計(jì)(DFM/DFY)，專用集成電路(ASIC)設(shè)計(jì)流程中增加了一些步驟，因此成本也隨之增加。增加的成本源于計(jì)劃、執(zhí)行和修正所需要的額外時(shí)間。此外，還需要一些額外的電子設(shè)計(jì)自動化(EDA)工具對設(shè)計(jì)進(jìn)行邏輯檢查和物理檢查。對于一個(gè)產(chǎn)品來說，關(guān)鍵是看這些投資所產(chǎn)生的投資回報(bào)率(ROI)。如果與為了提高良品率而所做的投資相比較，從增加良品率中得到的成本優(yōu)勢并不明顯，那就不值得去花費(fèi)這些額外的力氣了。如果通過實(shí)現(xiàn)這類DFM技術(shù)，可以讓一個(gè)28nm設(shè)計(jì)方案的良品率提高5%，那么這些額外投資就值得。 另外一種可以考慮的方法是進(jìn)行局部修復(fù)。找出那些影響良品率的最大因素，例如存儲器冗余、冗余過孔、光刻友好的路由和圖形修正等。與其他DFM方案相比，這些因素可能對良品率的影響更大。設(shè)計(jì)師可以選擇性地修復(fù)那些有最高收益的DFM問題。 電子器件的DFM中封裝建模的角色 德州儀器公司可制造設(shè)計(jì)、半導(dǎo)體封裝部Siva PGurrum和Manu Prakuzhy 在今天的電子器件中，半導(dǎo)體封裝正在從一個(gè)支持性角色轉(zhuǎn)變?yōu)橐粋�(gè)差異化角色。要在性能、可靠性和成本要求等條件允許的范圍內(nèi)判定一個(gè)可制造性設(shè)計(jì)變得越來越具有挑戰(zhàn)性。封裝建模領(lǐng)域的發(fā)展正在為預(yù)測與性能、可靠性和成本相關(guān)的眾多參數(shù)提供方法。 封裝建模做的預(yù)測可大致分為性能和可靠性兩種。一個(gè)封裝方案的成本一般來自設(shè)計(jì)規(guī)格和制造工藝流程。性能參數(shù)包括熱參數(shù)(如熱阻值)和電參數(shù)(如寄生)。在可靠性方面，預(yù)測內(nèi)容通常會涵蓋一個(gè)封裝系列中確定故障模式的風(fēng)險(xiǎn)與趨勢，或者根據(jù)某些故障模式，確定封裝的壽命。性能和可靠性預(yù)測都需要找到模型值和實(shí)際評估值之間的相關(guān)性(圖1)。 建模的相關(guān)性通常指的是一個(gè)模型所獲得輸出參數(shù)和物理參數(shù)之間的經(jīng)驗(yàn)關(guān)系。例如：(a)對焊點(diǎn)疲勞損壞的一個(gè)模型估算和產(chǎn)生電氣故障的溫度循環(huán)實(shí)際次數(shù)之間的經(jīng)驗(yàn)關(guān)系；(b)對一根走線中電流密度分布的電氣模型預(yù)測和實(shí)際測試得出的電遷移壽命之間的關(guān)系。有時(shí)，物理參數(shù)會直接通過一個(gè)模型進(jìn)行預(yù)測，例如封裝的結(jié)點(diǎn)-空氣間熱阻，或者打線的電氣寄生值。在這些例子當(dāng)中，針對派生設(shè)計(jì)，相關(guān)性可用作所選方案的一種校驗(yàn)。 為了實(shí)現(xiàn)良好的建模相關(guān)性，關(guān)鍵是將最好的建模工具和建模技術(shù)、源自材料特性的準(zhǔn)確屬性，以及物理估算中得出的大量數(shù)據(jù)結(jié)合起來。分析工具正在逐步成熟，現(xiàn)在已經(jīng)有了熱和電的定制工具。此外，大多數(shù)機(jī)械工具更為通用，有更多的循環(huán)次數(shù)。材料特性必須包括體積特性，以及對封裝物理結(jié)構(gòu)和裝配較為敏感的特性，例如一種片芯附著材料的界面熱阻，或界面間的黏附強(qiáng)度。同樣重要的是，對關(guān)鍵參數(shù)限制一些制造公差。例如引線框封裝中的片芯連接打線厚度，它對分層風(fēng)險(xiǎn)有很大影響。物理估算需要完成一個(gè)關(guān)聯(lián)，包括熱阻測量、評估板上的電氣測試，以及根據(jù)標(biāo)準(zhǔn)規(guī)格的可靠性測試等。 封裝中的制造設(shè)計(jì)示例如下： 1,減少模鑄流程中短路的打線模式，以獲得高線密度的模鑄封裝。 2,盡量減少翹曲以及打線線腳附近應(yīng)力集中的金手指設(shè)計(jì)。 3,用多芯片模塊，在一個(gè)片芯盤上布放硅片，以盡量減少分層的應(yīng)力。 4,提高金屬含量，以減少會影響到裝配中取放的晶圓翹曲問題。 5,基材中的金屬含量均衡，以減少會影響印刷電路板(PCB)上裝配的翹曲現(xiàn)象。 封裝建模將對封裝所使用的設(shè)計(jì)、材料和工藝等產(chǎn)生越來越大的影響。 先進(jìn)節(jié)點(diǎn)的DFM及其對設(shè)計(jì)流程的影響：現(xiàn)實(shí)的核查 鏗騰電子科技有限公司(Cadence Design Systems)定制IC與簽核的產(chǎn)品營銷總監(jiān)Manoj Chacko 通過新材料、新工藝和新技術(shù)獲得的制造改進(jìn)并不能滿足市場對更小尺度、更高性能和更低功耗的需求。無論是現(xiàn)在還是未來，只要設(shè)計(jì)和制造之間存在差距，軟件就會是新的關(guān)鍵促進(jìn)因素。 在28nm節(jié)點(diǎn)，制造差異對產(chǎn)品性能、功耗和良品率的影響過大而且更為復(fù)雜。要有效地量化并減少對物理完整性與設(shè)計(jì)的參數(shù)性能的影響，軟件分析至關(guān)重要。 物理DFM檢查是設(shè)計(jì)規(guī)則檢查(DRC)之后的最后步驟，特別是光刻工藝檢查分析。光刻分析可以在一個(gè)設(shè)計(jì)流程中的布線后對區(qū)塊做運(yùn)行，是DRC后的最后一步。在一種工藝技術(shù)初期開始時(shí)，光刻檢查值非常明確。在28nm節(jié)點(diǎn)，為了對物理與參數(shù)良品率獲得更高的可預(yù)測性，光刻復(fù)雜性已經(jīng)向上游移動到參數(shù)提取，修改出現(xiàn)在多階效應(yīng)范圍，以推薦DFM規(guī)則形式或設(shè)計(jì)規(guī)則手冊中的光刻障礙模式的物理驗(yàn)證等(圖2)。在20nm節(jié)點(diǎn)，雙重圖形曝光技術(shù)給硅的可印刷性和連接性帶來了新的影響。 設(shè)計(jì)密度的增加和第三方IP的使用帶來了額外的挑戰(zhàn)，這些挑戰(zhàn)與CMP引起的金屬厚度偏差有關(guān)。例如，對于判定整個(gè)金屬堆組的厚度，基于模型而非規(guī)則的CMP分析是關(guān)鍵。另外，隨著越來越多的設(shè)計(jì)團(tuán)隊(duì)整合第三方IP，IP邊界的金屬填充厚度偏差在增加。IP設(shè)計(jì)師們遵循了設(shè)計(jì)規(guī)則和密度要求，卻不能做出無需迭代以解決CMP密度問題，且便于整合到不同片上系統(tǒng)(SoC)環(huán)境的塊。 布局依賴效應(yīng)(LDE)的差異性對設(shè)計(jì)的影響眾所周知。LDE差異性主要來源于制造難題、光刻作用、CMP和應(yīng)力，對器件行為有顯著影響。因?yàn)闊o法限定和量化特定晶體管的差異性影響，因此減少LDE使用了不同的方法。不能夠孤立地分析器件的LDE。常見的一個(gè)辦法是粗略地讓晶體管有超高的裕度，從而減小環(huán)境問題對器件性能的影響。設(shè)計(jì)師們需要用軟件來幫助量化LDE導(dǎo)致的延遲和泄露，改進(jìn)傳統(tǒng)方法，并逐個(gè)優(yōu)化那些偏離規(guī)格的器件(圖3)。在每個(gè)新的工藝節(jié)點(diǎn)，時(shí)序差異和功率差異變得越來越重要，影響著裕度、硅片利用率、硅片故障，以及時(shí)序收斂。 因此，先進(jìn)節(jié)點(diǎn)的設(shè)計(jì)師必須在面積、速度和功率等方面做芯片可制造性的優(yōu)化。隨著技術(shù)發(fā)展至14nm節(jié)點(diǎn)，這種趨勢將有爆炸式的增長。 用診斷驅(qū)動的良品率分析，識別關(guān)鍵的設(shè)計(jì)特性 明導(dǎo)國際(Mentor Graphics)硅測試方案集團(tuán)產(chǎn)品營銷經(jīng)理Geir Eid 在向28nm節(jié)點(diǎn)的轉(zhuǎn)換過程中，幾大領(lǐng)先的半導(dǎo)體公司都在與供應(yīng)問題做著斗爭：他們自己的產(chǎn)品無法充足交付。其中的原因之一是良品率低于預(yù)期。這種狀況表明傳統(tǒng)的良品率解決方法已不再適用，主要原因是設(shè)計(jì)敏感缺陷的數(shù)量和復(fù)雜度的猛增，故障分析周期變長。這些因素迫使無晶圓廠半導(dǎo)體公司轉(zhuǎn)向新的技術(shù)，例如診斷驅(qū)動的良品率分析(DDYA)技術(shù)。該技術(shù)可以迅速確定良品率損失的根本原因，并有效地區(qū)分出因設(shè)計(jì)和流程問題導(dǎo)致的良品率損失。 基于軟件的測試故障診斷是一種現(xiàn)有的方法，用于在數(shù)字半導(dǎo)體器件的故障分析過程中定位缺陷。診斷軟件會根據(jù)設(shè)計(jì)描述、掃描測試圖案和測試儀的故障數(shù)據(jù)，判斷出各個(gè)故障器件的缺陷類型和位置。通過統(tǒng)計(jì)分析，就可以用多只故障器件的診斷結(jié)果，有效地找到其根本原因。良品率分析的主要難點(diǎn)是對診斷結(jié)果中歧義的處理。例如，不止一個(gè)位置可以解釋器件的缺陷，而每個(gè)有嫌疑的位置通常有多個(gè)相關(guān)的可能根源。要僅從大批故障器件的測試數(shù)據(jù)中發(fā)現(xiàn)其表示出的潛在根源，就需要做機(jī)器學(xué)習(xí)和設(shè)計(jì)統(tǒng)計(jì)，例如每一層測試的關(guān)鍵區(qū)域，以及對任一給定類型所測試的總門數(shù)(參考文獻(xiàn)1)。 另外一種擴(kuò)展DDYA范圍的方法是包含來自DFM分析的數(shù)據(jù)(圖4)。這一辦法背后的一個(gè)主要動機(jī)是：能夠證明故障分析中找到的缺陷是一個(gè)系統(tǒng)性的關(guān)鍵特性，進(jìn)而找到這一特性和發(fā)生的缺陷率之間如何關(guān)聯(lián)。如果沒有一個(gè)能自動結(jié)合DFM信息的DDYA方法，就需要一個(gè)專家團(tuán)隊(duì)和大量實(shí)驗(yàn)才能完成任務(wù)。然而，通過DFM分析首先找到設(shè)計(jì)中有可疑特性的全部位置，可以輕易地找到和分析與這些定位有關(guān)的所有診斷結(jié)果(也就是實(shí)際的硅缺陷)，從而判斷這種相關(guān)性是否為因果關(guān)系。這一辦法背后的另外一個(gè)動機(jī)是：判斷一個(gè)設(shè)計(jì)修復(fù)是否可以解決問題。通過判定包含規(guī)劃修正的設(shè)計(jì)位置，則可以在實(shí)際修復(fù)之前，做一個(gè)近似的相關(guān)操作，同時(shí)還能跟故障率結(jié)合起來(參考文獻(xiàn)2)。 盡管浸沒式光刻有固有的局限性，但對于20nm節(jié)點(diǎn)和16nm節(jié)點(diǎn)設(shè)計(jì)，診斷驅(qū)動的良品率分析仍表現(xiàn)出很大希望。 DFY應(yīng)用的SPICE仿真挑戰(zhàn) 普拉普斯公司(ProPlusDesignSolutions)首席技術(shù)官兼高級工程副總裁BruceWMcGaughy博士 工藝偏差(特別是局部的隨機(jī)偏差)使得DFY成為亞65nm節(jié)點(diǎn)設(shè)計(jì)必不可少的方法。DFY方法由三個(gè)重要部分構(gòu)成：統(tǒng)計(jì)性的晶體管模型提取、良品率預(yù)測和分析，以及一個(gè)強(qiáng)大的統(tǒng)計(jì)仿真引擎。一個(gè)包含所有三大成分的整合方案可提供更高的效率和一致性。 DFY的核心和靈魂是仿真引擎。直到最近，大多數(shù)仿真器尚并不適合作為某個(gè)DFY方案的核心引擎。首先，要針對統(tǒng)計(jì)分析與仿真，從頭開始建立特別設(shè)計(jì)的數(shù)據(jù)結(jié)構(gòu)和算法。其次，仿真器需要和某個(gè)良品率預(yù)測工具緊密集成，能夠在服務(wù)器場上做海量的并行仿真。第三，仿真器需要擁有與代工模型庫的完全兼容性，以及與硅測量提取工藝的一致性。 由于DFY分析有大量的計(jì)算需求(圖5)，因此仿真器要有高精度、容量和性能。 設(shè)計(jì)者須在兩類電路模擬器中做出選擇。他們可以選擇SPICE仿真器具有的高精度和高可用性，但要放棄性能和容量。或者，設(shè)計(jì)者也可以選擇Fast SPICE的高性能和大容量，但是精度和可用性較差。這兩者都不適合作為DFY仿真引擎。 Fast SPICE仿真器采用了主動性分區(qū)、事件驅(qū)動的多速率方案、晶體管表模型以及分層陣列簡化等技術(shù)。所有這些技術(shù)都針對典型電路類型和工作條件做了“微調(diào)”，在多數(shù)情況下，設(shè)計(jì)者需要對特定的選項(xiàng)，做進(jìn)一步的“微調(diào)”。 有了良品率預(yù)測，設(shè)計(jì)者就可以在設(shè)計(jì)和工藝空間的邊界處跟蹤電路的行為，此時(shí)，內(nèi)置的調(diào)節(jié)方法可能并不適用，從而造成一些精度問題。另外，設(shè)計(jì)者不能在統(tǒng)計(jì)仿真中對邊界工作條件的選項(xiàng)做手動調(diào)整。最終，當(dāng)電路中所有晶體管都有不同的偏差時(shí)，表模型和分層陣列簡化這樣的技術(shù)便不會發(fā)揮作用。 理想的解決方案是擴(kuò)展SPICE的功能，使其具備Fast SPICE所提供的高性能和大容量。并行SPICE仿真器比傳統(tǒng)SPICE仿真器的速度快十倍以上，已經(jīng)取代了Fast SPICE的部分位置。 千兆規(guī)模仿真器的發(fā)展主要源于高度優(yōu)化的數(shù)據(jù)結(jié)構(gòu)，以及針對高性能并行化和大容量而建立的核心算法。普拉普斯公司的Nano Spice仿真器的基本原理就是千兆規(guī)模SPICE仿真器。Nano Spice仿真器是該公司DFY方案的仿真引擎，其創(chuàng)建圍繞著Nano Yield、良品率預(yù)測和改進(jìn)，以及用于統(tǒng)計(jì)性模型提取的BSI MProPlus。 |
