|
人們對(duì)更小巧、更高效CPU的青睞，促使互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)的制造工藝達(dá)到了納米級(jí)。但這些精良制造工藝涉及的電源縮放和器件漏電等問(wèn)題給精密模擬電路帶來(lái)了不利影響，致使研究人員需要開(kāi)發(fā)可以實(shí)現(xiàn)傳統(tǒng)模擬密集型功能的高度數(shù)字化替代性架構(gòu)(參考文獻(xiàn)1,2)。模擬域的“數(shù)字化”將最終延伸至廣大的業(yè)余愛(ài)好者，他們將越來(lái)越難找到簡(jiǎn)單的模擬器件。早在1973年，飛兆半導(dǎo)體公司的應(yīng)用指南就已經(jīng)預(yù)測(cè)了這個(gè)驚人的趨勢(shì)(參考文獻(xiàn)3)。然而，在這份應(yīng)用指南中所提供的運(yùn)算放大器類電路示例均未提供差分輸入信息。本設(shè)計(jì)實(shí)例意在填補(bǔ)這個(gè)空白，對(duì)具備真正差分輸入和近似軌到軌輸出擺幅能力的二級(jí)運(yùn)算放大器進(jìn)行演示。實(shí)例中的運(yùn)算放大器通過(guò)5V單電源供電。 圖1顯示的是一個(gè)二級(jí)運(yùn)算放大器的完整實(shí)現(xiàn)，該運(yùn)算放大器僅使用了四個(gè)CD4049UBE六反相器、一個(gè)電阻器和一個(gè)電容器(參考文獻(xiàn)4)。請(qǐng)注意，圖中U2的引腳8(GND)處于懸空狀態(tài)，而U3的引腳1(VCC)也處于懸空狀態(tài)。U2中的并聯(lián)反相器的輸出端與U1的VCC引腳相連，而U3中的反相器的輸出端則與U1的GND引腳相連。 圖1：二級(jí)運(yùn)算放大器的完整實(shí)現(xiàn)。 圖2顯示的最終電路的晶體管級(jí)功能原理圖，該電路的外部晶體管已被移除。電路的第一級(jí)取自參考文獻(xiàn)5中的電路，以實(shí)現(xiàn)從差分到單端的轉(zhuǎn)換。U2反相器內(nèi)的P溝道金屬氧化物半導(dǎo)體(PMOS)器件充當(dāng)電流源，而U3反相器內(nèi)的N溝道金屬氧化物半導(dǎo)體(NMOS)則作為電流阱。由于PMOS和NMOS的強(qiáng)度不對(duì)等，在過(guò)去所采用的方法是用不同數(shù)量的電流源和電流阱把共模范圍拉伸至中等大小。 圖2：晶體管級(jí)功能原理圖。 U1中的變頻器充當(dāng)雙gm差分對(duì)。因?yàn)殡娐返牡谝患?jí)僅有介于25dB和30dB之間的增益，故增加了第二級(jí)。由于兩級(jí)的帶寬類似，因此采用標(biāo)準(zhǔn)補(bǔ)償技術(shù)來(lái)保證整體的穩(wěn)定性。請(qǐng)注意，任何合理的反饋組態(tài)都必然會(huì)將第二級(jí)帶入線性范圍，由此無(wú)需應(yīng)用可減少增益的局部分流電阻器。 轉(zhuǎn)到下一頁(yè) 表1中列出了運(yùn)算放大器原型的大致規(guī)格。盡管運(yùn)算放大器有差分輸入，但并沒(méi)有太大的共模抑制。從另一方面來(lái)說(shuō)，該運(yùn)算放大器的增益帶寬要大于典型的LM741運(yùn)算放大器的增益帶寬。 該設(shè)計(jì)若采用CD4069UB和74HCU04這兩種器件應(yīng)當(dāng)能夠同樣好地工作，盡管U2和U3中器件的比率可能會(huì)改變，從而使具有不同驅(qū)動(dòng)強(qiáng)度的晶體管的共模范圍重新回到中心位置。而唯一的關(guān)鍵點(diǎn)是反相器是無(wú)緩沖的，否則每個(gè)增益級(jí)會(huì)變成一個(gè)三級(jí)環(huán)形振蕩器。 圖3：測(cè)得的開(kāi)環(huán)放大器的增益幅度響應(yīng)。 圖4：電壓緩沖器組態(tài)的大信號(hào)階躍響應(yīng)，顯示了帶有缺陷的零點(diǎn)取消的某些過(guò)沖特點(diǎn)。 圖5：基于5V單電源的接近實(shí)際應(yīng)用的軌到軌運(yùn)行(運(yùn)算放大器配置的非反相增益為11)。 圖6：利用萬(wàn)用板制成的原型。 參考文獻(xiàn) [1] Taylor, G., and I. Galton," A reconfigurable mostly-digital ADC with a worst-case FOM of 160 dB",Symp. VLSI Circuits Dig. 2012. [2] Murmann, Boris, and Bernhard E. Boser, "A 12-bit 75-MS/s pipelined ADC using open-loop residue amplification", Solid-State Circuits, IEEE Journal of 38.12 (2003): 2040-2050. [3] Fairchild Semiconductor, Appl. Note 88, “CMOS Linear Applications”, Jul. 1973 [revised Apr. 2003]. [4] Texas Instruments, "CMOS Hex Buffer/Converter, CD4049UB/CD4050B datasheet", Aug. 1998 [revised May 2004]. [5] Bazes, Mel, "Two novel fully complementary self-biased CMOS differential amplifiers" Solid-State Circuits, IEEE Journal of 26.2 (1991): 165-168. 原文作者：Colin Weltin-Wu |
