|
由于CCD驅動器的電壓幅度降低了，使得CCD驅動器的自身功耗大幅度下降。由于共模扼流圈的差模電感很小，有效地避免了和CCD的容性負載產生諧振，因此本方案可以保證驅動信號的質量。對方案所設計的電路進行了電路板制作和測試。實驗結果表明，該方案中所設計的電路在保證驅動信號質量的前提下，可以有效地降低驅動電路的功耗。 0 引言 電荷耦合器件(CCD)在光電成像領域獲得了廣泛的應用，它具有高速、低噪聲、寬動態范圍以及線性響應等優點，然而要使CCD正常工作，需要成像電路的支持。其中，CCD驅動電路是成像電路的重要組成部分，驅動電路負責把CCD收集的電荷包通過移位寄存器移動到輸出節點進行信號電壓的輸出。由于是串行移位，因此需要高速的驅動電路，而在高速成像領域，驅動電路的工作速度更高。此外，CCD驅動波形的電壓幅度往往很高，而CCD的移位寄存器是電容性負載，高速大電壓幅度驅動電容性負載需要較大的功耗，因此，基于CCD的成像系統功耗都相對較大，功耗大會導致CCD驅動器溫度較高，溫度高會影響系統的可靠性和壽命。 針對這個問題，采用CCD驅動器首先產生低電壓的驅動信號，然后利用共模扼流圈進行電壓的放大。由于CCD驅動器的電壓降低了，使得CCD驅動器的自身功耗大幅度下降。由于共模扼流圈的差模電感很小，可以有效避免和CCD的容性負載產生諧振，因此可以保證驅動信號的質量。 1 CCD驅動電路分析 為了設計高速低功耗CCD驅動電路，首先對CCD驅動電路進行建模分析。圖1所示為CCD驅動電路的等效模型。其中V為驅動器的信號輸出，Rdrv代表驅動器的戴維寧等效內阻，Cdrv代表驅動器的等效電容，Rccd代表CCD內部的走線等效串聯電阻，Cccd代表CCD的等效負載電容。可見CCD驅動電路為RC充放電電路。 對于RC電路，其功耗可以用公式(1)近似給出。 式中：C為電容值大小；V為信號電壓幅度大小；f為信號的工作頻率。公式中并不包含電阻R的項，而實際上功耗則都消耗在電阻R上，因為電容是不會消耗功耗的。對于相同的電容C，當電阻值R較大時，瞬態電流值較小但瞬態電流持續時間較長；當電阻值R較小時，瞬態電流值較大但瞬態電流持續時間較短。這是公式中沒有電阻R項的原因。 公式(1)還指出功耗和電壓的平方是成正比的。因此只要把電壓幅度降低就能大幅度降低功耗。而CCD的驅動電壓往往很高，例如很多CCD的復位脈沖驅動電壓幅度可以達到10V。驅動電路的功耗由驅動器的功耗和CCD的功耗兩部分組成。驅動器的功耗是由于驅動器內部的寄生電容導致的。例如CCD驅動器EL7457的內部電容約為80pF。通過共模扼流圈對電壓放大可以使得驅動器的輸出電壓幅度下降，這樣就可以有效地降低驅動器的功耗。 【分頁導航】 第1頁：CCD驅動電路分析 第2頁：基于共模扼流圈的驅動電路設計 第3頁：實驗結果 2 基于共模扼流圈的驅動電路設計 共模扼流圈是一個緊密耦合的1:1變壓器，其漏電感較小。圖2所示為變壓器的電路符號，其由線圈電感L1和線圈電感L2組成，其互感為M。當L1=L2=M時，該變壓器就是共模扼流圈。 分析此類含有耦合電感的電路，采用的方法是去耦等效受控源，如圖3所示。把具有耦合的電路拆分成兩個獨立的支路進行分析。公式(2)和(3)給出具體的計算方法。 根據上述公式可知，當差模信號通過共模扼流圈時，由于磁通量相互抵消，所以就像共模扼流圈不存在一樣；當共模信號通過共模扼流圈時，由于磁通量相互疊加，所以共模扼流圈具有很大的阻抗。這里采用共模扼流圈實現高速CCD驅動的電路拓撲[4]如圖4所示。圖中V1代表CCD驅動器，L1和L2組成共模扼流圈，其同名端在圖中用小圓圈標出。C1為交流耦合電容，避免變壓器直流短路。R1和C2為端接網絡，用于抵消共模扼流圈的漏電感。R2代表CCD的等效串聯電阻，C2代表CCD的等效負載電容。共模扼流圈在該電路中的作用是把輸入信號的電壓幅度放大2倍。其工作原理為輸入信號分別從L1和L2的非同名端加入。那么L2產生的磁通會在L1的兩端產生感應電壓，該感應電壓和加在L1端的電壓疊加從而實現了電壓的2倍放大。R1和C2的取值需要在實際的電路板調試時進行調整以保證輸出信號達到最佳。 采用了上述電路后，把CCD驅動器的電壓幅度降低了1/2，因此CCD驅動器的功耗也會下降為原來的1/4。 然而由于R1和C2端接網絡的存在，會使得功耗會有所上升。但是和直接用驅動器進行驅動相比，功耗還是大幅度下降。 【分頁導航】 第1頁：CCD驅動電路分析 第2頁：基于共模扼流圈的驅動電路設計 第3頁：實驗結果 3 實驗結果 為了實際驗證設計的電路，進行了電路板設計制作和測試。測試板的驅動器和共模扼流圈的電路布局如圖5所示，CCD驅動器為Intersil公司的EL7457，驅動器的供電為5V。 共模扼流圈采用TDK公司的ACM4520-901-2P，CCD采用75pF的電容模擬其負載情況。端接網絡R1和C2的取值分別為100Ω和47pF。這樣通過共模扼流圈后的驅動信號電壓被放大為10V。圖6所示為實測的CCD驅動波形，該波形是CCD的復位脈沖，其頻率為12.5MHz，其占空比設計為12.5%，實際波形的占空比和設計值相符。直接采用驅動器10V供電驅動CCD時的電流為71mA，功耗為710mW；而采用該電路后，電流為39mA，功耗為195mW，如表1所示。可見采用共模扼流圈后驅動器的功耗大幅度下降。兩種情況下實測功耗都比理論值大，這是因為電路板有較長的走線，走線的寄生電容導致的功耗。 4 結論 本文主要對CCD驅動電路的特點和需求進行了深入分析。文中針對高速CCD驅動電路功耗大的問題，提出了基于共模扼流圈的高速低功耗驅動電路設計方案。該方案中所設計的電路通過共模扼流圈對電壓幅度進行放大，從而使得CCD驅動器輸出電壓降低，這樣有效降低了功耗。由于共模扼流圈的差模電感很小，這樣可以避免和CCD的容性負載產生諧振，可以驅動保證信號的質量。通過實際的電路板進行了測試，驅動波形可以滿足要求，且功耗大幅度降低，因此該方案可應用在高速CCD成像電路中。 【分頁導航】 第1頁：CCD驅動電路分析 第2頁：基于共模扼流圈的驅動電路設計 第3頁：實驗結果 |
