|
內(nèi)部集成電路總線(I2C)是一種同步串行數(shù)據(jù)通信總線，其中由主器件發(fā)起通信，從器件通過尋址機(jī)制加以控制。I2C總線上的節(jié)點(diǎn)很容易連接，因?yàn)橹恍柽B接兩條開漏形式的信號(hào)線(SDA用于數(shù)據(jù)，SCL用于時(shí)鐘)。這些線上的電容是限制傳輸速率和節(jié)點(diǎn)間距離的主要因素[1]。要想擴(kuò)展速率和距離，有必要使用能夠識(shí)別數(shù)據(jù)方向的緩沖器。本文所述的設(shè)計(jì)案例充分展示了PCA9605緩沖器的優(yōu)勢(shì)。 PCA9605是一種單片CMOS集成電路，可在包括I2C總線的應(yīng)用中實(shí)現(xiàn)總線緩沖功能。該緩沖器可以通過緩沖驅(qū)動(dòng)SCL和SDA線來擴(kuò)展總線負(fù)載，緩沖器兩側(cè)可達(dá)到最大允許的總線電容。在其最基本的實(shí)現(xiàn)中，該緩沖器允許擴(kuò)展數(shù)量的從器件連接到一個(gè)主器件。在本例設(shè)計(jì)中，主器件是PIC的微控制器[2]，從器件是兩個(gè)數(shù)據(jù)轉(zhuǎn)換器，其中一個(gè)是模數(shù)轉(zhuǎn)換器，另一個(gè)是數(shù)模轉(zhuǎn)換器。PCA9605的方向引腳(DIR)固定接地，因?yàn)闀r(shí)鐘由主器件提供(單向時(shí)鐘模式)。圖1給出了總的原理圖。 U2 ADC捕獲來自信號(hào)發(fā)生器的模擬信號(hào)并轉(zhuǎn)換成數(shù)字信號(hào)，然后發(fā)送給緩沖器U3，由U3驅(qū)動(dòng)后上電纜傳輸，并經(jīng)U4中繼后繼續(xù)傳輸。SDA數(shù)據(jù)線需要雙向驅(qū)動(dòng)，從U3到U4以及U4到U3。最終由U5 ADC產(chǎn)生數(shù)字化后的信號(hào)。如果需要經(jīng)過更長(zhǎng)距離的電纜傳輸，可以在電路中間插入另一個(gè)緩沖器進(jìn)行擴(kuò)展。這種方法可以覆蓋長(zhǎng)達(dá)數(shù)百米的有線傳輸距離[3]。 圖1：用擴(kuò)展I2C總線連接兩個(gè)節(jié)點(diǎn)的電路原理圖。 圖2顯示了通過電纜總線以125kHz速率傳輸DAC地址(0xC0)。通道1連接的是總線側(cè)SDA線(U4的引腳6)，該信號(hào)通過緩沖器驅(qū)動(dòng)后可消除毛刺和來自時(shí)鐘線的容性干擾以及由于使用上拉電阻的開路集成極和走線電容引起的RC效應(yīng)。通道2顯示的是經(jīng)過緩沖器驅(qū)動(dòng)后的SDA數(shù)據(jù)信號(hào)(U4的引腳7)，通道4(U4的引腳2)是經(jīng)過驅(qū)動(dòng)后的時(shí)鐘SCL。電纜上的時(shí)鐘信號(hào)(U4的引腳3)示于通道3，通道4是經(jīng)過緩沖器驅(qū)動(dòng)后的信號(hào)(U4的引腳2)。 如果系統(tǒng)測(cè)試時(shí)給ADC U2發(fā)送一個(gè)電壓幅度為滿輸入刻度的單極性模擬信號(hào)，在DAC U5的輸出負(fù)載上就可以得到圖3所示的波形。本設(shè)計(jì)充分利用了ADC和DAC電路的特性，允許它們處理軌到軌信號(hào)。這種低頻信號(hào)可以通過在DAC輸出端增加一個(gè)低通濾波器加以改進(jìn)，因?yàn)?a href="http://m.qingdxww.cn/keyword/低通濾波器" target="_blank" class="relatedlink">低通濾波器可以降低采樣和重構(gòu)噪聲。 圖2：緩沖器前后的從節(jié)點(diǎn)信號(hào)。 圖3：通過I2C發(fā)送的滿刻度輸入正弦信號(hào)。 參考文獻(xiàn)： [1] Chris Parris and Jonathan Dillon, Microchip Technology Inc.. Design calculations for robust I2C communications. EDN Network. April, 2012. [2] Application note AN11084.NXP Semiconductors. Very large I2C-bus systems and long buses. October 2011. [3] Code of the PIC microcontroller. [On line] |
